一种控制多路电源上电顺序的方法，所述方法用于按照预定顺序依次对PCB板上的各芯片进行二次电源供电，其特征在于，所述方法包括：步骤1、检测到系统上电时，所述可编程逻辑芯片默认所有与PCB板各芯片二次供电电源相连的使能管脚无效；步骤2、根据PCB板上各芯片的上电顺序依次使能各管脚，使得与管脚相连的供电电源按照前述上电顺序依次对各芯片进行二次电源供电。
【技术实现步骤摘要】
【专利摘要】本专利技术公开了一种控制多路电源上电顺序的方法及装置。当检测到系统上电时，所述可编程逻辑芯片默认与PCB板上各芯片二次供电电源相连的使能管脚无效，然后按照预定的芯片上电顺序依次使能所述管脚，进而使各路电源按照预定的上电顺序依次对PCB板上的各芯片进行二次电源供电。进一步地，所述各路电源上电间隔可以通过所述可编程逻辑芯片计数器来实现。通过本专利技术，可以在不增加专用上电顺序控制芯片和生产环节的情况下，实现多路电源的上电顺序控制，同时可实现电源间隔和上电顺序的灵活调整。【专利说明】 —种控制多路电源上电顺序的方法及装置
本专利技术涉及通信
，尤其涉及一种控制多路电源上电顺序的方法及装置。
技术介绍
随着大规模集成电路技术的发展，芯片设计和电路系统设计越来越复杂。很多芯片不仅采用多路电源供电，并且各电路电源之间对上电顺序有很高的要求。比如:某供电芯片有3.3V、2.5V、1.8V、1.2V、0.9V几种电源规格，要求由低到高上电，并且后一个上电的电源要在前一个上电达到90%后再上电，同时对总的上电完成时间要求控制在5ms内完成。为满足上述供电要求，现有方案中一般采用专用的上电顺序控制芯片，如INTERSIL 公司的 ISL8702 或 Lattice 公司的 Power Manager I>Power Manager II 系列芯片。然而，专用的上电顺序控制芯片虽然可以较好地实现对各路电源的上、下电控制，但由于需要单独的芯片来实现上电顺序的控制功能，增加了成本，这对于发货量很大、成本较为敏感的产品，生产厂商一般不能接受。另外，专用的上电顺序控制芯片也存在一定的不足。具体地，如图1所示，ISL8702上电顺序控制芯片只能实现4路(A、B、C、D)供电电源的上电顺序控制，该芯片上设置有4个使能管脚，分别对应图中的A、B、C、D管脚，ISL8702芯片通过控制这4个管脚的使能信号，来实现与之连接的芯片的二次电源上电的顺序控制。其中两路间的上电间隔则通过外围电阻的大小进行控制。当芯片要求控制的电源超过4路时，就需要增加ISL8702芯片。另外，由于ISL8702芯片要求上电必须按照A — B-C-D的顺序进行，一旦设计时出现连接错误或者芯片厂家改变上电顺序要求，就只能重新设计PCB板，如此，会增加公司的PCB板开发设计难度和成本。而Lattice公司的Power Manager系列芯片虽然能实现多路电源(从6到12路不等)的上电顺序控制，且也能灵活改变多路电源间的上电顺序，但它需要单独加载Power Manager芯片的逻辑软件,增加了一道生产环节，同样需要增加生产厂商的成本。
技术实现思路
有鉴于此，本专利技术提供一种控制多路电源上电顺序的方法及装置。通过本专利技术，在不增加上电顺序控制芯片和生产环节的情况下，可以实现多路电源上电顺序的控制，同时可实现电源间隔和上电顺序的灵活调整。为实现本专利技术目的，本专利技术实现方案具体如下:—种控制多电压上电顺序的方法，所述方法用于按照预定顺序依次对PCB板上的各芯片进行二次电源供电，其中所述方法包括:步骤1、检测到系统上电时，所述可编程逻辑芯片默认所有与PCB板各芯片二次供电电源相连的使能管脚无效；步骤2、根据PCB板上各芯片的上电顺序依次使能各管脚，使得与管脚相连的供电电源按照前述上电顺序依次对各芯片进行二次电源供电。进一步地，所述步骤2中PCB板上各芯片的上电顺序根据电子设备上各芯片上电顺序实际的应用场景需要而定。进一步地，当根据电子设备实际的应用场景确定了 PCB板上各芯片的上电顺序后，直接在CPLD芯片的逻辑代码中按照PCB板上各芯片的上电顺序设定好各管脚的使能顺序。进一步地，如果需要对PCB板上不同芯片的上电顺序进行调整，根据调整后的芯片上电顺序更改CPLD芯片中使能管脚顺序的逻辑代码。进一步地，所述方法还包括:通过CPLD芯片计数器的计数来实现对CPLD芯片各管脚使能信号输出的延时，进而实现对PCB板上各芯片上电的电源间隔时间进行调整。本专利技术同时提供了一种控制多路电源上电顺序的装置，所述装置应用于对电子设备PCB板上各芯片的二次电源供电的上电顺序进行控制，其中所述装置具体为CPLD芯片，其中所述装置包括:上电检测单元，用于检测系统是否进行上电，当检测到系统上电时，所述装置默认所有与PCB板上各芯片二次供电电源相连的使能管脚无效；上电顺序控制单元，用于根据预先设定的PCB板上各芯片的上电顺序依次使能各管脚；电源供电使能单元，当接收到上电顺序控制单元使能各管脚的信号后，使能与该管脚相连的芯片二次供电电源输出电源。进一步地，所述PCB板上不同芯片的上电顺序，具体是通过如下方式来实现:在CPLD芯片的逻辑代码中根据PCB板上不同芯片的上电顺序设定好使能各管脚的顺序；所述上电顺序控制单元，根据CPLD芯片的逻辑代码中设定好的使能各管脚的顺序，依次使能各管脚；电源供电使能单元当接收到上电顺序控制单元使能各管脚的信号后，使能与该管脚相连的芯片二次供电电源输出电源。进一步地，当需要对PCB板上不同芯片的上电顺序进行调整，通过更改CPLD芯片中各管脚使能顺序的逻辑代码即可。进一步地，所述上电顺序控制单元通过CPLD芯片上计数器的计数来实现对管脚使能信号的延时输出，进而实现对PCB板上各芯片上电的电源间隔时间进行调整。与现有的技术方案相比，使用本专利技术后，可以在不增加上电顺序控制芯片和生产环节的情况下，实现多路电源上电顺序控制，同时可实现电源间隔和上电顺序的灵活调整，简化设计和生产工序，降低产品成本。【专利附图】【附图说明】图1是现有技术ISL8702芯片控制上电顺序的电路示意图。图2是本专利技术控制多路电源上电顺序的方法流程示意图。图3是CPLD芯片组成结构示意图。图4是本专利技术利用CPLD芯片控制多路电源上电顺序的电路不意图。图5是本专利技术控制多路电源上电顺序的装置示意图。【具体实施方式】为了实现本专利技术目的，本专利技术采用的核心思想为:利用电子设备PCB板上的CPLD芯片(可编程逻辑芯片)上的空闲管脚和空闲逻辑编程资源来实现对多路电源的上电控制。具体地，当检测到系统上电时，所述可编程逻辑芯片默认与PCB板上各芯片二次供电电源相连的使能管脚无效，然后按照预定的芯片上电顺序依次使能所述管脚，进而使各路电源按照预定的上电顺序依次对PCB板上的各芯片进行二次电源供电。进一步地，所述各路电源上电间隔可以通过所述可编程逻辑芯片计数器来实现。通过本专利技术，可以在不增加专用上电顺序控制芯片和生产环节的情况下，实现多路电源的上电顺序控制，同时可实现电源间隔和上电顺序的灵活调整。为使本专利技术技术方案更加清楚和明白，以下结合本专利技术具体实施例加以详细说明。如图2所示，为本专利技术控制多路电源上电顺序的方法流程示意图。所述方法用于按照预定顺序依次对PCB板上的各芯片进行二次电源供电。所述方法包括:步骤1、检测到系统上电时，所述可编程逻辑芯片默认所有与PCB板上各芯片二次供电电源相连的使能管脚无效。如图3所示，为CPLD芯片组成结构示意图。CPLD芯片是通用的可编程逻辑器件，主要由通用的IO管脚(图3所示外围部件)和可编程逻辑单元(图3所示的内部小方块)组成。其中IO管脚用于外部连线，可灵活配置输入输本文档来自技高网...
【技术保护点】
一种控制多路电源上电顺序的方法，所述方法用于按照预定顺序依次对PCB板上的各芯片进行二次电源供电，其特征在于，所述方法包括：步骤1、检测到系统上电时，所述可编程逻辑芯片默认所有与PCB板各芯片二次供电电源相连的使能管脚无效；步骤2、根据PCB板上各芯片的上电顺序依次使能各管脚，使得与管脚相连的供电电源按照前述上电顺序依次对各芯片进行二次电源供电。
【技术特征摘要】
【专利技术属性】
技术研发人员：张弛，
申请(专利权)人：杭州华三通信技术有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。