使用混合式分裂束激光划线处理及等离子体蚀刻的晶圆切割制造技术

本发明专利技术描述切割各具有多个集成电路的半导体晶圆的方法。所述方法包括在所述半导体晶圆上方形成掩模。所述掩模由覆盖及保护所述集成电路的层所组成。以分裂束激光划线处理将所述掩模图案化，以提供具有多个间隙的经图案化的掩模。所述图案化曝露位于所述集成电路之间所述半导体晶圆的区域。之后，透过经图案化的掩模上的所述间隙蚀刻所述半导体晶圆，以单分所述集成电路。

【技术实现步骤摘要】
【国外来华专利技术】使用混合式分裂束激光划线处理及等离子体蚀刻的晶圆切割背景1）领域本专利技术实施例关于半导体处理领域，特别是关于切割半导体晶圆的方法，其中每一晶圆在所述晶圆上具有多个集成电路。先前技术描述在半导体晶圆处理中，将集成电路形成于由硅或其他半导体材料所组成的晶圆(亦被称作基板)上。通常，会利用半导电、导电或绝缘的不同的材料层来形成集成电路。使用各种公知处理来掺杂、沉积及蚀刻这些材料，以形成集成电路。处理每一晶圆以形成大量含有集成电路的个别区域，所述个别区域即为所知的管芯(die)。在形成集成电路的处理之后，“切割”晶圆以将个别管芯彼此分离以进行封装，或者在较大的电路内以未封装的形式使用。用于晶圆切割的两种主要技术是划线及锯切。藉由划线，金刚石尖头划线器沿预成形的划割线移动越过晶圆表面。这些划割线沿管芯之间的间隔延伸。这些间隔通常被称作“切割道(street)”。金刚石划线器沿着切割道在晶圆表面中形成浅划痕。在施加压力后，诸如以滚轴来施加压力，晶圆沿着划割线分开。晶圆的断裂会循着晶圆基板的晶格结构。划线可用于厚度约10密耳(千分之一英寸)或更小的晶圆。对于较厚的晶圆而言，目前锯切是较佳的切割方法本文档来自技高网...

【技术保护点】
一种切割包含多个集成电路的半导体晶圆的方法，所述方法包括以下步骤：在所述半导体晶圆上方形成掩模，所述掩模包含覆盖及保护所述集成电路的层；以分裂束激光划线处理将所述掩模图案化，以提供具有多个间隙的经图案化的掩模，从而曝露位于所述集成电路之间的所述半导体晶圆的多个区域；以及透过所述经图案化的掩模中的所述间隙蚀刻所述半导体晶圆，以单分所述集成电路。

【技术特征摘要】
【国外来华专利技术】2011.07.11 US 13/180,0211.一种切割包含多个集成电路的半导体晶圆的方法，所述方法包括以下步骤：在所述半导体晶圆上方形成掩模，所述掩模包含覆盖及保护所述集成电路的层；以分裂束激光划线处理将所述掩模和所述半导体晶圆的一部分图案化，以提供具有多个间隙的经图案化的掩模并在所述集成电路之间形成部分进入但不穿透所述半导体晶圆的沟道，各沟道在所述半导体晶圆上形成的开口具有预定宽度；以及透过所述经图案化的掩模中的所述间隙对所述半导体晶圆进行等离子体蚀刻使得所述沟道向下延伸以单分所述集成电路，其中，延伸得到的所述沟道具有所述预定宽度，其中，以所述分裂束激光划线处理将所述掩模和所述半导体晶圆的所述部分图案化的步骤包括以下步骤：使用基于飞秒的激光。2.如权利要求1所述的方法，其中，以所述分裂束激光划线处理处理将所述掩模和所述半导体晶圆的一部分图案化的步骤包括以下步骤：将激光束分裂为M×N点的阵列，在所述M×N点的阵列中，M或N其中之一大于1。3.如权利要求2所述的方法，其中，M及N两者皆大于1。4.如权利要求2所述的方法，其中，所述M×N点的阵列中的全部点具有相同功率。5.如权利要求2所述的方法，其中，所述点中的第一点与所述点中的第二点具...

【专利技术属性】
技术研发人员：类维生，B·伊顿，M·R·亚拉曼希里，S·辛格，A·库玛，A·伊耶，
申请(专利权)人：应用材料公司，
类型：发明
国别省市：美国;US