本发明专利技术提供了列选择多路复用器、方法和采用其的计算机存储器子系统。列选择多路复用器、从随机存取存储器读取数据的方法和涉及该多路复用器或该方法的存储器子系统。在一个实施例中，列选择多路复用器包括：（1）第一场效应晶体管，具有经由反相器耦连到静态随机存取存储器阵列的位线的栅极，（2）第二场效应晶体管，与第一场效应晶体管串行地耦连并具有耦连到静态随机存取存储器阵列的列选择总线的栅极，以及（3）锁存器，具有耦连到第一和第二场效应晶体管的输入。
【技术实现步骤摘要】
列选择多路复用器、方法和采用其的计算机存储器子系统相关申请的交叉引用本申请要求于2012年9月25日由Gotterba等人所提交的序列号为13/626，090的、标题为“COLUMN SELECT MULTIPLEXER AND METHOD FOR STATIC RANDOM-ACCESS MEMORYAND COMPUTER MEMORY SUBSYSTEM EMPLOYING THE SAME”的美国申请的优先权，在先申请与本申请共同受让，并在本文通过援引的方式加以合并。
本申请总地涉及包括随机存取存储器(RAM)的计算机存储器子系统，并且，更具体地，涉及用于静态随机存取存储器(SRAM)的列选择多路复用器。
技术介绍
SRAM长久以来已成为用作快速存储器的普遍选择。出于该原因，SRAM在计算机系统例如个人计算机(PC)和工作站中通常用作高速缓存存储器。SRAM明显快于动态随机存取存储器(DRAM)，因为其不需刷新，并且显著快于硬盘驱动器，因为从其中进行读取不要求机械动作。已采取各种方法来增加SRAM速度。一个方法涉及改进存储器位单元切换速度。另一个方法涉及采用针对大SRAM阵列的电流感测。又一个方法涉及将位线预充电到低于VDD的电平。所有这些技术都有前景。
技术实现思路
一个方面提供列选择多路复用器。在一个实施例中，列选择多路复用器包括:(1)第一开关，具有经由反相器耦连到SRAM阵列的位线的栅极，(2)第二开关，与第一开关串行地耦连并具有耦连到SRAM阵列的列选择总线的栅极，以及(3)锁存器，具有耦连到第一和第二开关的输入。另一方面提供从SRAM阵列的位单元读取数据的方法。在一个实施例中，方法包括:(1)将位单元中的经反相的值提供到第一场效应晶体管的栅极，(2)将列选择信号提供到与第一场效应晶体管串行地耦连的第二场效应晶体管的栅极，以及(3)仅当第一和第二场效应晶体管是ON (打开)时采用第一和第二场效应晶体管以在锁存器的输入上强加(impress)逻辑零。又一方面提供存储器子系统。在一个实施例中，存储器子系统包括:(1)存储器控制器，(2)第一 RAM阵列，耦连到存储器控制器，(3)第二 RAM阵列，耦连到存储器控制器，以及(4)列选择多路复用器，耦连到第一 RAM阵列和第二 RAM阵列。在一个实施例中，列选择多路复用器具有:(I)第一开关，具有耦连到第一 RAM阵列的位线的栅极，(2)第二开关，与第一开关串行地耦连并具有耦连到RAM阵列的列选择总线的栅极，以及(3)锁存器，具有耦连到第一和第二开关的输入。【附图说明】现在结合附图对接下来的描述进行参考，其中:图1是包含具有至少一个列选择多路复用器的SRAM的存储器子系统的一个实施例的框图；图2是SRAM可采用的列选择多路复用器的一个实施例的混合框图/示意图；图3是与图2的列选择多路复用器相关联的预充电电路的一个实施例的示意图；以及图4是从SRAM阵列的位单元读取数据的方法的一个实施例的流程图。【具体实施方式】如上文所述，SRAM对于较高性能PC和其他计算机系统具有显著提高的存储器速度。因此，已进行大量工作以改进其设计的各个方面来提高其速度。然而，本文意识到的是，存储器位单元切换速度、感应位值的方式和位线预充电的电平不是存储器延迟的仅有根源。负责从存储器位单元读取数据的电路引入其自己的延迟。相关领域的技术人员熟悉的是，虽然一行存储器位单元同时被激活，但是仅该行中的一个位单元实际试图被读取。因此，采用列选择多路复用器以从行中的位单元中的每一个来接收数据并基于也由列选择多路复用器所接收的列选择信号将来自位单元之一的数据提供为输出。常规列选择多路复用器典型地使用η沟道金属氧化物半导体(NMOS)场效应晶体管(FET)传输门(passgate)以将来自提供其输入的位线的数据传达到其输出。列选择信号被提供到FET的栅极，数据被提供到其源极。响应于列选择信号进行切换的FET将数据传递到其漏极。本文意识到的是，传输门相对慢地进行传送，因此通过采用切换快于传输门的电路可增加列选择多路复用器的速度。进一步意识到的是，总的来讲，较快的列选择多路复用器将不仅对SRAM有明显的益处，而且对RAM也如此。对降低由传输门所导致的延迟的常规尝试涉及将位线直接馈送到逻辑门的级联树(cascading tree)中。虽然该方法减少与传输门相关联的时间常数，但是所要求的逻辑门的树加长了数据必须经过其读取的关键路径并且典型地要求大量IC面积来实现，特别是用于具有大数目的输入的列选择多路复用器。其在面积方面大而昂贵，最终是不合需要的。需要的是从根本上不同的、不仅避免传输门而且避免逻辑门的级联树(典型地，互补金属氧化物半导体或称CMOS)的列选择多路复用器拓扑。因此，本文所引入的是列选择多路复用器和从包括SRAM的RAM中读取数据的方法的各种实施例。总的来讲，本文所引入的列选择多路复用器的实施例采用NMOS FET，而不是使用位线(经由反相器)来驱动FET的栅极。在参考本文所具体示出和描述的实施例将理解的方式中，栅极驱动FET能够比传输门更快地切换，因此新颖的列选择多路复用器提供更快的、从SRAM读取数据的方式。方法实施例显示类似的读取速度增加。本文还描述了:凭借本文所公开的新颖的列选择多路复用器或方法的实施例的其使用，呈现出更快读取时间的存储器子系统的各种实施例。图1是包含具有至少一个列选择多路复用器(未示出)的SRAM的存储器子系统100的一个实施例的框图。存储器子系统100包括存储器控制器110、第一存储器阵列120和第二存储器阵列130。第一和第二存储器阵列120、130包括位单元，该位单元以行和列布置并配置为每位单元保持数据的一个位。图1在第一和第二存储器阵列120、130中的每一个中仅示出一个位单元122、132。相对应的字线121、131允许包含位单元122、132的行被寻址(写或读)，并且相对应的位线123、133允许位单元122、132被寻址(写或读)。除了其他方面，存储器控制器110还配置为对第一和第二存储器阵列120、130写入数据或从第一和第二存储器阵列120、130读取数据。因此，存储器控制器110配置为将(例如经由总线140)所接收的存储器地址转译成用于第一和第二存储器阵列的行和列选择信号。存储器控制器110随后经由一个或多个行总线150和一个或多个列总线160传播行和列选择信号。在示出的实施例中，采用行选择信号以通过使用字线(包括字线121、131)在第一或第二存储器阵列120、130中选择行。如上文所述，这使能整行的位单元(包含数据的字)从第一或第二存储器阵列120、130中被读取。字被提供到分别与位单元的行相关联的位线(包括位线123、133)上。随后采用列选择信号以在位线之中选择包含数据的一个，来经过存储器控制器110返回到其他计算机系统部件，诸如处理器(未示出)。在示出的实施例中，期望增加的是数据从位单元转移到存储器子系统100的输出的速度。在可替代实施例中，首先读取整列，随后采用行选择多路复用器以在经选择行的列之中选择返回到存储器控制器110的数据。本领域技术人员应理解的是，不但由可替代实施例中的行选择多路复用器所实行的本文档来自技高网...
【技术保护点】
一种列选择多路复用器，包括：第一场效应晶体管，具有经由反相器耦连到随机存取存储器阵列的位线的栅极；第二场效应晶体管，与所述第一场效应晶体管串行地耦连并具有耦连到所述随机存取存储器阵列的列选择总线的栅极；以及锁存器，具有耦连到所述第一和第二场效应晶体管的输入。
【技术特征摘要】
2012.09.25 US 13/626,0901.一种列选择多路复用器，包括: 第一场效应晶体管，具有经由反相器耦连到随机存取存储器阵列的位线的栅极； 第二场效应晶体管，与所述第一场效应晶体管串行地耦连并具有耦连到所述随机存取存储器阵列的列选择总线的栅极；以及 锁存器，具有耦连到所述第一和第二场效应晶体管的输入。2.根据权利要求1所述的列选择多路复用器，进一步包括耦连到所述第二场效应晶体管的NAND门。3.根据权利要求2所述的列选择多路复用器，进一步包括耦连在所述NAND门和所述锁存器之间的场效应晶体管。4.根据权利要求1所述的列选择多路复用器，进一步包括与所述位线相关联的预充电场效应晶体管。5.根据权利要求1所述的列选择多路复用器，进一步包括与所述位线相关联的保持器场效应晶体管。6.根据权利要求1所述的列选择多路复用器，其中所述随机存...
【专利技术属性】
技术研发人员：安德烈亚斯·戈特巴，乔尔·德威特，马列克·斯莫兹纳，
申请(专利权)人：辉达公司，
类型：发明
国别省市：美国;US
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。