一种1PPS信号产生装置制造方法及图纸

本实用新型专利技术涉及一种1PPS信号产生装置，包括倍频电路，接收外部信号，并将外部输入信号倍频后输出；直接数字频率综合器，接收所述倍频电路的输出信号，并作为直接输数字频率综合器的时钟；和可编程逻辑阵列，接收直接数字频率综合器的输出信号，并作为可编程逻辑阵列的时钟，同时输出1PPS信号。本实用新型专利技术采用大规模集成电路完成1PPS的产生和相位调整，具有体积小、功耗低、使用温度款、抗干扰性强等优点，同时能产生调整范围在±1s内，调整分辨率达到6ps的1PPS信号。（*该技术在2023年保护过期，可自由使用*）

【技术实现步骤摘要】
—种1PPS信号产生装置
本技术涉及一种信号产生装置，特别是一种调整范围在±ls内，分辨率为6ps的IPPS信号产生装置。
技术介绍
随着国防、通讯、电力等各个系统对时间精度要求的不断提高，设备的时间同步能力成为一项重要功能和指标。目前，现有的IPPS信号产生装置依靠大量的数字电路，将输入时钟分频至IPPS信号，当需要进行IPPS信号相位调整时，将IPPS信号输入专用相位调整芯片，通过控制专用相位调整芯片，对输出IPPS信号的相位进行调整，当调整分辨率达到IOps时，调整范围仅为2.5ns?10 μ S，而当调整覆盖范围变大时，分辨率又跟着变大。因此，无法满足大范围，高分辨率的调整需求，而且很容易出现IPPS信号相位跳变的问题，对使用环境的要求较高，限制了此类装置的应用范围。
技术实现思路
本技术要解决的技术问题是提供一种调整范围在±ls内，调整分辨率达到6ps的IPPS信号产生装置，用以解决现有产品调整范围小，分辨率低，使用面窄等问题。为解决上述技术问题，本技术采用下述技术方案:一种IPPS信号产生装置，包括倍频电路，接收外部信号，并将外部输入信号倍频后输出，直接数字频率综合器，接收所述倍频电路的输出信号，并作为直接输入数字频率综合器的时钟，根据控制指令产生相位可调整的IOMHz信号，作为输出；可编程逻辑阵列，其第一输入端接收直接数字频率综合器的输出信号，并作为可编程逻辑阵列的时钟，其第一输出端根据调整命令输出相位可调整的IPPS信号。优选的，所述倍频电路包括3DG112型芯片、电阻和电容。优选的，所述直接数字频率综合器包括AD9852型芯片、电阻和电感。优选的，所述可编程逻辑阵列包括EPF10K30ATI144-3型芯片和电容，程序储存芯片采用EPC2型芯片。优选的，该装置还包括连接在倍频电路和直接数字频率综合器之间的第一整形电路。优选的，所述第一整形电路包括MC100EP16型芯片、电阻和电容。优选的，该装置还包括依次连接在直接数字频率综合器和可编程逻辑阵列之间的滤波电路和第二整形电路。优选的，所述第二整形电路包括3CK110型芯片、电阻和电容。优选的，可编程逻辑阵列的第二输入端口接收控制指令，使第一输出端输出相位调整范围为±ls，分辨率为IOOns的IPPS ;可编程逻辑阵列又通过第二输出端口将频率及相位控制信号输送至直接数字频率综合器，使直接数字频率综合器输出相位调整分辨率为6ps的IOMHz信号。优选的，所述倍频电路的外部输入信号频率为IOMHz。本技术采用大规模集成电路完成IPPS的产生和相位调整，具有体积小、功耗低、使用温度款、抗干扰性强等优点，同时能产生调整范围在±ls内，调整分辨率达到6ps的IPPS信号。【附图说明】图1不为一种IPPS信号产生装置不意图。1、倍频电路，2、第一整形电路，3、直接数字频率综合器(DDS)，4、滤波电路，5、第二整形电路，6、可编程逻辑阵列(FPGA)。【具体实施方式】下面根据附图对本技术做进一步描述。一种IPPS信号产生装置，包括倍频电路1，接收外部输入频率为IOMHz信号，并将外部输入信号倍频后输出，所述倍频电路I包括3DG112型芯片、电阻和电容；直接数字频率综合器3，接收所述倍频电路I的输出信号，并作为直接输数字频率综合器3的时钟，所述直接数字频率综合器3包括AD9852型芯片、电阻和电感；和可编程逻辑阵列6，接收直接数字频率综合器3的输出信号，并作为可编程逻辑阵列6的时钟，并接受第二输入端的指令控制，输出相位可调整的IPPS信号，所述可编程逻辑阵列6包括EPF10K30ATI144-3型芯片和电容，程序储存芯片采用EPC2型芯片；所述直接数字频率综合器3通过可编程逻辑阵列6对其频率及相位进行控制，直接数字频率综合器3输出频率为IOMHz的信号。本技术所述装置还包括连接在倍频电路I和直接数字频率综合器3之间的第一整形电路2，所述第一整形电路2包括MC100EP16型芯片、电阻和电容。本技术所述装置还包括依次连接在直接数字频率综合器3和可编程逻辑阵列6之间的滤波电路4和第二整形电路5，所述第二整形电路5包括3CK110型芯片、电阻和电容。倍频电路I主要功能是将输入的IOMHz信号频率倍至40MHz，幅度控制在IOdBm,谐波抑制在30dB以上，杂波抑制达到50dB以上；第一整形电路2的主要功能是将40MHz信号变为幅度为3V的差分信号作为时钟；直接数字频率综合器3主要功能是产生IOMHz信号，输出幅度_5dBm以上；滤波电路4将IOMHz的谐、杂波滤除，以免产生误触发；第二整形电路5的主要功能是将IOMHz整形为方波信号，峰峰值为3.3V ;可编程逻辑阵列6的主要功能有以下三个方面:一，接收外部相位调整命令；二，控制直接数字频率综合器3产生所需频率；三，产生IPPS信号结合上述装置对本技术的工作原理作进一步描述:外部输入的IOMHz信号经过倍频电路I后变为40MHz，经第一整形电路整形后，作为直接数字频率综合器3的时钟，直接数字频率综合器3受经由可编程逻辑阵列6的外部控制命令产生IOMHz信号，该信号经过滤波电路和第二整形电路后作为可编程逻辑阵列6的时钟，同时使可编程逻辑阵列6产生IPPS信号，经由可编程逻辑阵列6的外部控制命令可以对DDS的相位进行控制，使其达到6ps的分辨率，同时对可编程逻辑阵列6产生的IPPS相位控制，使其覆盖范围达到±ls。频率调整:直接数字频率综合器3采用的AD9852型芯片具有48位频率分辨能力，和14位相位分辨能力。采用40MHz信号作为直接数字频率综合器3的时钟，即直接数字频率综合器3具有:本文档来自技高网...

【技术保护点】
一种1PPS信号产生装置，其特征在于：包括倍频电路，接收外部信号，并将外部输入信号倍频后输出；直接数字频率综合器，接收所述倍频电路的输出信号，并作为直接输数字频率综合器的时钟，根据控制指令产生相位可调整的10MHz信号，作为输出；可编程逻辑阵列，其第一输入端接收直接数字频率综合器的输出信号，并作为可编程逻辑阵列的时钟，其第一输出端根据第二输入端的调整命令输出相位可调整的1PPS信号。

【技术特征摘要】
1.一种IPPS信号产生装置，其特征在于:包括 倍频电路，接收外部信号，并将外部输入信号倍频后输出； 直接数字频率综合器，接收所述倍频电路的输出信号，并作为直接输数字频率综合器的时钟，根据控制指令产生相位可调整的IOMHz信号，作为输出； 可编程逻辑阵列，其第一输入端接收直接数字频率综合器的输出信号，并作为可编程逻辑阵列的时钟，其第一输出端根据第二输入端的调整命令输出相位可调整的IPPS信号。2.根据权利要求1所述的一种IPPS信号产生装置，其特征在于:所述倍频电路包括3DG112型芯片、电阻和电容。3.根据权利要求1所述的一种IPPS信号产生装置，其特征在于:所述直接数字频率综合器包括AD9852型芯片、电阻和电感。4.根据权利要求1所述的一种IPPS信号产生装置，其特征在于:所述可编程逻辑阵列包括EPF10K30ATI144-3型芯片和电容，程序储存芯片采用EPC2型芯片。5.根据权利要求1所述的一种IP...

【专利技术属性】
技术研发人员：车震平，王超，
申请(专利权)人：北京无线电计量测试研究所，
类型：新型
国别省市：北京;11