一种产生参考电流的CMOS电路制造技术

本发明专利技术公开了一种产生参考电流的CMOS电路。该电路包括参数相同的第一PMOS管（P1）、第二PMOS管（P2）、第三PMOS管（P3）、第四PMOS管（P4）、第五PMOS管（P5），参数相同的第一NMOS管（N1）、第二NMOS管（N2）、第三NMOS管（N3）、第四NMOS管（N4）、第五NMOS管（N5）、第六NMOS管（N6），电阻（R）。本发明专利技术的有益效果是：产生的参考电流较稳定，切与集成电路中的其他数字电路器件工艺兼容，不用增加额外工艺，切占用芯片面积较小，降低成本。

【技术实现步骤摘要】
【专利摘要】本专利技术公开了一种产生参考电流的CMOS电路。该电路包括参数相同的第一PMOS管（P1）、第二PMOS管（P2）、第三PMOS管（P3）、第四PMOS管（P4）、第五PMOS管（P5），参数相同的第一NMOS管（N1）、第二NMOS管（N2）、第三NMOS管（N3）、第四NMOS管（N4）、第五NMOS管（N5）、第六NMOS管（N6），电阻（R）。本专利技术的有益效果是：产生的参考电流较稳定，切与集成电路中的其他数字电路器件工艺兼容，不用增加额外工艺，切占用芯片面积较小，降低成本。【专利说明】—种产生参考电流的CMOS电路
本专利技术涉及一种产生参考电流的CMOS电路，特别是一种采用CMOS电路结构的产生参考电流的CMOS电路。
技术介绍
在一些对电流触发或需要对电流差进行分析得电路中，都要设定一参考电压，现有技术中一般选用接地为参考电流。现有的产生参考电流的CMOS电路一般通过双极型晶体管和电阻实现，但是双极型晶体管的开关特性不是很快，开/关的状态切换曲线比较缓，满足不了高速电路对精确稳定的参考电流的需求；同时双极型晶体管在半导体电路中与其他数字电路的工艺不兼容，切占用芯片面积较大，增加了生产工艺和芯片面积，因此增加了成本。
技术实现思路
本专利技术的专利技术目的在于:针对上述存在的问题，提供一种采用CMOS结构的产生参考电流的CMOS电路。本专利技术采用的技术方案是这样的:本专利技术的一种产生参考电流的CMOS电路，该电路包括第一 PMOS管、第二 PMOS管、第三PMOS管、第四PMOS管、第五PMOS管、第一 NMOS管、第二 NMOS管、第三NMOS管、第四NMOS管、第五NMOS管、第六NMOS管和电阻。所述第一 PMOS管的源极接电压源，栅极接地，漏极与第一 NMOS管的栅极和第二NMOS管的漏极连接；第二 PMOS管的源极通过电阻连接电压源，栅极与第四PMOS管的栅极和漏极、第五PMOS管的漏极、第一 NMOS管的漏极连接,漏极与第三PMOS管的源极连接；第三PMOS管的栅极与第五PMOS管的栅极和漏极、第五NMOS管的漏极连接，漏极与第三NMOS管的漏极和栅极、第五NMOS管的栅极连接；第四PMOS管的源极与电压源连接。所述第一NMOS管的源极接地；第二 NMOS管的源极接地，栅极与第三NMOS管的源极、第四NMOS管的栅极和漏极、第六NMOS管的栅极连接；第四NMOS管的源极接地；第六NMOS管的源极接地，漏极连接第五NMOS管的源极。在上述的电路中，所述第一 PMOS管、第二 PMOS管、第三PMOS管、第四PMOS管和第五PMOS管为参数相同的PMOS管，所述第一 NMOS管、第二 NMOS管、第三NMOS管、第四NMOS管、第五NMOS管和第六NMOS管为参数相同的NMOS管。综上所述，由于采用了上述技术方案，本专利技术的有益效果是:产生的参考电流较稳定，切与集成电路中的其他数字电路器件工艺兼容，不用增加额外工艺，切占用芯片面积较小，降低成本。【专利附图】【附图说明】图1是本专利技术产生参考电流的CMOS电路的电路原理图。【具体实施方式】下面结合附图，对本专利技术作详细的说明。为了使本专利技术的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本专利技术进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本专利技术，并不用于限定本专利技术。如图1所示，是本专利技术产生参考电流的CMOS电路的电路原理图。本专利技术的一种产生参考电流的CMOS电路，该电路包括五个参数相同的PMOS管、六个参数相同的NMOS管和一个电阻R。五个参数相同的PMOS管分别为:第一 PMOS管P1、第二 PMOS管P2、第三PMOS管P3、第四PMOS管P4和第五PMOS管P5，六个参数相同的NMOS管分别为--第一 NMOS管N1、第二 NMOS管N2、第三NMOS管N3、第四NMOS管N4、第五NMOS管N5和第六NMOS管N6。下面结合附图1对本专利技术的上述的元件器件间的连接关系做进一步的详细说明。所述第一 PMOS管Pl的源极接电压源VDD，栅极接地，漏极与第一 NMOS管NI的栅极和第二 NMOS管N2的漏极连接；第二 PMOS管P2的源极通过电阻R连接电压源VDD，栅极与第四PMOS管P4的栅极和漏极、第五PMOS管P5的漏极、第一 NMOS管NI的漏极连接，漏极与第三PMOS管P3的源极连接；第三PMOS管P3的栅极与第五PMOS管P5的栅极和漏极、第五NMOS管N5的漏极连接，漏极与第三NMOS管N3的漏极和栅极、第五NMOS管N5的栅极连接；第四PMOS管P4的源极与电压源VDD连接。所述第一 NMOS管NI的源极接地；第二NMOS管N2的源极接地，栅极与第三匪OS管N3的源极、第四NMOS管N4的栅极和漏极、第六NMOS管N6的栅极连接；第四NMOS管N4的源极接地；第六NMOS管N6的源极接地，漏极连接第五NMOS管N5的源极。以上所述仅为本专利技术的较佳实施例而已，并不用以限制本专利技术，凡在本专利技术的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本专利技术的保护范围之内。【权利要求】1.一种产生参考电流的CMOS电路，其特征在于，该电路包括第一 PMOS管(P1)、第二PMOS 管(P2)、第三PMOS 管(P3)、第四 PMOS 管(P4)、第五 PMOS 管(P5)、第一 NMOS 管(NI)、第二 NMOS 管(N2)、第三 NMOS 管(N3)、第四 NMOS 管(N4)、第五 NMOS 管(N5)、第六 NMOS 管(N6)和电阻(R)； 所述第一 PMOS管(Pl)的源极接电压源(VDD)，栅极接地，漏极与第一 NMOS管(NI)的栅极和第二 NMOS管(N2)的漏极连接；第二 PMOS管(P2)的源极通过电阻(R)连接电压源(VDD)，栅极与第四PMOS管(P4)的栅极和漏极、第五PMOS管(P5)的漏极、第一 NMOS管(NI)的漏极连接，漏极与第三PMOS管(P3)的源极连接；第三PMOS管(P3)的栅极与第五PMOS管(P5)的栅极和漏极、第五NMOS管(N5)的漏极连接，漏极与第三匪OS管(N3)的漏极和栅极、第五NMOS管(N5)的栅极连接；第四PMOS管(P4)的源极与电压源(VDD)连接； 所述第一 NMOS管(NI)的源极接地；第二 NMOS管(N2)的源极接地，栅极与第三NMOS管(N3)的源极、第四NMOS管(N4)的栅极和漏极、第六NMOS管(N6)的栅极连接；第四NMOS管(N4)的源极接地；第六NMOS管(N6)的源极接地，漏极连接第五NMOS管(N5)的源极。2.根据权利要求1所述的产生参考电流的CMOS电路，其特征在于，所述第一PMOS管(P1)、第二 PMOS管(P2)、第三PMOS管(P3)、第四PMOS管(P4)和第五PMOS管(P5)为参数相同的PMOS管。3.根据权利要求1所述的产生参考电流的CMOS电路，其特征在于，所述第一NMOS管(NI)、第二 NMOS管(N2)、第三NMOS管(N3)、第四NMOS管(N4)、第五NMOS管(N5)和第六NMOS管(N6)为参数相同的NMOS管。【文档编号】G05F1/56GK103677本文档来自技高网...

【技术保护点】
一种产生参考电流的CMOS电路，其特征在于，该电路包括第一PMOS管（P1）、第二PMOS管（P2）、第三PMOS管（P3）、第四PMOS管（P4）、第五PMOS管（P5）、第一NMOS管（N1）、第二NMOS管（N2）、第三NMOS管（N3）、第四NMOS管（N4）、第五NMOS管（N5）、第六NMOS管（N6）和电阻（R）；所述第一PMOS管（P1）的源极接电压源（VDD），栅极接地，漏极与第一NMOS管（N1）的栅极和第二NMOS管（N2）的漏极连接；第二PMOS管（P2）的源极通过电阻（R）连接电压源（VDD），栅极与第四PMOS管（P4）的栅极和漏极、第五PMOS管（P5）的漏极、第一NMOS管（N1）的漏极连接，漏极与第三PMOS管（P3）的源极连接；第三PMOS管（P3）的栅极与第五PMOS管（P5）的栅极和漏极、第五NMOS管（N5）的漏极连接，漏极与第三NMOS管（N3）的漏极和栅极、第五NMOS管（N5）的栅极连接；第四PMOS管（P4）的源极与电压源（VDD）连接；所述第一NMOS管（N1）的源极接地；第二NMOS管（N2）的源极接地，栅极与第三NMOS管（N3）的源极、第四NMOS管（N4）的栅极和漏极、第六NMOS管（N6）的栅极连接；第四NMOS管（N4）的源极接地；第六NMOS管（N6）的源极接地，漏极连接第五NMOS管（N5）的源极。...

【技术特征摘要】

【专利技术属性】
技术研发人员：周晓东，桑园，吴勇，
申请(专利权)人：郑州单点科技软件有限公司，
类型：发明
国别省市：河南;41