一种基于FPGA的速度自适应测量装置制造方法及图纸

本发明专利技术公开了一种基于FPGA的速度自适应测量装置，FPGA芯片至少包括四倍频单元、分频器A、延时单元、计数器、零速度检测单元、锁存器A、自适应控制器、锁存器B和总线接口单元；分频器A对四倍频信号Mul进行2Pe分频，分频系数指数Pe和计数器的计数时钟信号Dclock由自适应控制器对计数器输出的时间计数值进行译码获得。本发明专利技术使用四倍频信号作为速度测量的检测信号，通过自适应控制器根据不同速度自适应地改变速度测量周期及计数时钟信号Dclock的频率，可有效提高低速速度测量的响应时间，保证速度测量精度的前提下降低系统功耗，可应用于低、中、高速的速度测量，电路简单灵活，特别适用于实时性要求很高和功耗要求低的控制系统。

【技术实现步骤摘要】

【技术保护点】
一种基于FPGA的速度自适应测量装置，至少包括晶振电路(1)、编码器接口及调理电路(2)、FPGA芯片(3)和微处理器(4)；所述FPGA芯片(3)至少包括四倍频单元(31)、分频器A(32)、延时单元(33)、计数器(34)、零速度检测单元(35)、锁存器A(36)、自适应控制器(37)、锁存器B(38)和总线接口单元(39)；其特征在于：所述自适应控制器(37)至少包括译码器A(371)、判别器(372)、译码器B(373)、分频器B(374)和锁存器C(375)。

【技术特征摘要】

【专利技术属性】
技术研发人员：潘海鸿，韦庆情，陈琳，黄炳琼，
申请(专利权)人：广西大学，
类型：发明
国别省市：