具有半导体器件的基台的半导体单元制造技术

半导体单元包括基台以及与基台耦合的芯片。所述基台配置有底座和以及底座和芯片之间的多个层。将这些层之一，放热导电银(“Ag”)层沉积到底座的顶部上。选择银层的厚度，使得基台的累积热膨胀系数与芯片的热膨胀系数相匹配。耦合至芯片的有源区的是由弹性可延展材料制造的应力释放层。

【技术实现步骤摘要】
【国外来华专利技术】具有半导体器件的基台的半导体单元
本专利技术涉及合并了基台(submount)的半导体单元，更具体地涉及支撑半导体器件的基台。
技术介绍
图1说明了相当简单和典型的半导体单元，，所述半导体单元具有如图1所示的基台1上安装的半导体器件8。基台1包括：底座2，例如陶瓷衬底；相对厚的热电导体层4，所述相对较热的热电导体层典型地具有最高至几个微米的厚度；以及焊接层6。如箭头所示，层4配置用于对在使用半导体器件或芯片8期间产生的热进行散热。通常，层4由金制造，相当高成本的实现半导体单元。层4有两个重要的功能。功能之一包括将底座2和芯片8结合在一起，同时为芯片工作时散热。另一个功能包括为触点之间间提供导电性能，如本领域普通技术人员已知的。芯片8的操作期间达到的温度通常较高。因为底座2的热传导性低于相邻的Au金属层4的热传导性，周期性的温度变化导致元件7上的实质上的应力。这些应力可能降低器件7的可靠性。再回到图1，通常电路允许电流I从正电势经由金层4和P-N结流向负电势。层4的电阻率越低，热阻越少，芯片8的功率转换效率(“PCE”)越高。通过将热经由底座2导引至热沉的同时在一部分表面上传播所产生的热，电极金(Au)层4促进了层4的剧烈温升。然而，金层4的热电传导表面非常小，使得散热过程受阻。此外，金层的电阻率也是可观的。因此，需要制造一种成本有效的半导体单元。还需要配置这里公开类型的半导体单元，所述半导体单元可以有效地传播在单元的制造和操作期间所产生的热。还需要配置这里公开类型的半导体单元，所述半导体单元具有高功率转换效率。还需要提供一种制造半导体单元的工艺，所述工艺具有热效率和低制造成本的特点。
技术实现思路
以上明确表示的需求可以通过以下公开的半导体单元和配置所述单元的方法来满足。根据本公开的显著特征之一，将典型地相对较厚的金(Au)层实质上用银(Ag)层代替。使用银层可以通过减少的热负荷来实现实质上的半导体单元的成本节省、提高的性能和可靠性，这些特点均带来高功率转换效率(“PCE”)。通常，组成半导体单元的基台的不同层的材料具有彼此不同并且与用于制造芯片的材料不同的相应热膨胀系数(“CTE”)。。一般来说，半导体单元的底座的热膨胀系数比银层之一的热膨胀系数要低。因此，底座的层可以配置为使得所述层的累积热膨胀系数与芯片材料的热膨胀系数实质上匹配。一旦满足所述条件，就会相当大地最小化机械应力的产生。根据本公开一个实施例，配置用于最小化应力，本专利技术的单元配置有厚度受控的银层，通过注入电镀之类的已知工艺将所述Ag层沉积到底座项部上。。确定银层的所需厚度，使得底座的累积热膨胀系数与用于配置芯片的材料的热膨胀系数实质上相匹配。另一个实施例包括在芯片和银层之间沉积的塑料/可延展材料层。软材料层配置为使得即使银层的厚度是任意的，也可以减小芯片上的机械应力。当然，这两项技术可以进行组合。附图说明所公开单元的以上以及其他特点和优点可以通过以下附图的具体描述更加清晰明白，其中：图1是代表了已知半导体单元结构的示意图。图2是所公开单元的示意图。图3是图2的改进单元的示意图。图4是图3的单元的部件的离地视图。具体实施方式现在对本专利技术的实施例提供详细参考。附图并不是严格按比例绘制，而且不会示出在半导体工业中的普通技术人员众所周知的附加层。词语“耦合”和类似术语不必表示直接或者紧邻连接，而且也包括通过中间元件连接。图2示出了所公开的半导体单元的结构，包括基台10和芯片20。所述芯片20可以从两端子器件中选择，例如高功率激光二级管发发光二极管或者发光二极管；或从三端子器件中选择，例如晶体管；或从四端子半导体器件中选择，包括例如霍尔效应传感器；还可以从多端子半导体器件中选择，例如集成电路。基台10包括底座12、在底座12上沉积并用作导热导电装置的厚银层14、以及硬质焊料的薄层18。银层14可以使用多种技术来沉积，例如电镀以及其他技术，所述银层14可以具有多种尺寸和形状。例如如图2所示，银层14可以在底座12上连续地延伸至少芯片20的长度。与使用金的现有技术相比较，使用银有效地减小了半导体单元的总成本。银层14不仅使本公开的单元成本有效，而且也使单元的热电利用最有效。银的热传导率比金高，而银的电阻率比金低。众所周知，热传导表面是材料的功能之一。相应地，在使用芯片20的有源区16时产生的热在银层14的表面A2两端传播，所述表面A2的面积大于图1中金层2的表面A1。因此参与将热转移到热沉(图示未示出)的底座12的面积大于图1中代表已知工艺工的底座2的面积。实际上，在同等条件下，由于在所有金属中银的热传导率是最高的，银层14的表面A1比实践中任意金属的热传播表面都大。试验表明，与同等厚度的图1所示的金层相比较，甚至20微米厚的银层也可以将p-n结温度的温度减小10°。因此，显著地提高了本公开的芯片20的可靠性。应该控制沉积的导热导电银层14的厚度，因为所述银层14的厚度与底座部件的热膨胀系数和芯片20的材料直接相关。因此，如果基台10的累积热膨胀系数与芯片10的材料的热膨胀系数实质上匹配，可以实质上减小影响本公开设备20的机械应力。下述公式清楚地描述了银层厚度的决定：其中K是热膨胀系数，D是基台10的任意给定层的厚度。相应地，因为已知各个材料的热膨胀系数，假设已知基台的每一层的厚度，易于确定银的厚度。考虑下述示例。银的膨胀系数是19.5，例如由氮化铝(A1N)制成的基台12的系数是4.5，并且作为芯片20的示范性材料的砷化镓的膨胀系数是5.8。进一步假设基台层12的厚度D是300微米。相应地，应该选择银层14的厚度，使得基台10的累积膨胀系数是5.8。应用以上公开的公式，银层14应当具有如下公式中的厚度X。银层是近似28微米厚。相应地，在给出的例子中，28微米厚的银层提供了作用于芯片20上的最小机械应力。图3说明了其他的应力减小技术。除了在图2中示意的层之外，基台10还配置有弹性导电材料的软电镀层22，所述软电镀层22位于芯片20和焊料18之间。比如，电镀层22可以是纯金制成。图4说明了塑料层22的示范性结构，所述塑料层22具有面对焊料18的有纹理表面24。表面24的图案不限于并且例如可以包括圆柱形、锥形、三角形以及其它规则和不规则形状的突出部，这些突出部可以将彼此间隔开以限定之间的相应凹谷。当单元在焊接之后冷却时，应力影响的弹性材料变形。相应地，层22配置为应力释放屏障来保护芯片20免受机械应力影响。使用应力释放层22允许芯片设计者设计任意厚度的银层14。当然，银层14组合的厚度由本专利技术公开的结果决定，并且弹性电镀层22也可以用于制造本公开的单元。总之，可以由陶瓷、金属或其他合适材料制成的、在基台上沉积的厚银层显著地减小了以上公开类型的半导体单元的制造成本。此外，根据等式来确定银层的厚度，可以保护芯片20免受加热/冷却制造阶段器期间产生的机械应力的影响。最后，即使银层具有任意厚度，专门配置的柔软层也足以大幅度减小机械应力。目前本公开并不局限于这里描述的特定的构造。显然，在本工艺方面熟练的人会自然想到那些与本描述和展示的特有结构和构造所偏离的构造，而且他们会在不偏离本公开的基础上使用本专利技术，所述公开的权利要求说明如下。本文档来自技高网...

【技术保护点】
一种半导体单元，包括：底座，与底座间隔开的芯片，沉积于底座项部上并与芯片耦合的散热导电银层，其中所述底座和所述银层确定了基台。

【技术特征摘要】
【国外来华专利技术】1.一种半导体单元，包括：底座，与底座间隔开的芯片，沉积于底座顶部上并与芯片耦合的散热导电银层，其中所述底座和所述银层确定了基台，位于银层和芯片之间、在银层顶部上的硬焊料层，至少一个导电应力释放层，在所述硬焊料层和所述芯片顶部上，所述应力释放层包括有纹理表面，所述应力释放层的有纹理表面配置有与所述硬焊料层接触的分隔开的突出部。2.根据权利要求1所述的半导体单元，还包括应力释放层，所述应力释放层由弹性延展材料制成、并且位于硬焊料和芯片的有源区之间。3.根据权利要求2所述的半导体单元，其中所述应力释放层具有紧邻焊料层的有纹理表面。4.根据权利要求1所述的半导体单元，其中从包括以下内容的组中选择芯片，所述组包括：两端子、三端子、四端子和多端子半导体器件及其组合。5.根据权利要求4所述的半导体单元，其中所述两端子器件包含高功率激光二极管。6....

【专利技术属性】
技术研发人员：亚历山大·奥夫契尼可夫，阿列克谢·科米萨诺夫，伊格尔·贝尔谢夫，斯卫特兰德·图德洛夫，
申请(专利权)人：IPG光子公司，
类型：
国别省市：