一种栅极驱动电路及显示装置制造方法及图纸

本实用新型专利技术的实施例提供一种栅极驱动电路及显示装置，涉及显示技术领域，能够解决分时驱动的触摸屏技术中，扫描信号中断造成的显示不良。该栅极驱动电路包括：包括串联的多个移位寄存器单元，相邻的第j级移位寄存器单元和第j+1级移位寄存器单元之间串接位移延迟模块；其中所述位移延迟模块连接所述第j级移位寄存器单元的输出端和所述第j+1级移位寄存器单元的输入端，所述位移延迟模块还连接重复输出模块；所述重复输出模块连接所述第j-n+1级移位寄存器单元的输出端及时钟控制端。本实用新型专利技术的实施例应用于显示器制造。（*该技术在2023年保护过期，可自由使用*）

【技术实现步骤摘要】
一种栅极驱动电路及显示装置
[0001 ] 本技术涉及显示
，尤其涉及一种栅极驱动电路显示装置。
技术介绍
在触摸屏技术中，可以通过分时驱动的方式实现显示扫描，即在驱动阶段进行像 素扫描，在触摸阶段停止扫描信号输出，在触摸阶段结束后在继续输出扫描信号对像素扫 描，由于在现有技术中栅极驱动电路通常都是由多个串联的移位寄存器单元构成，而每个 移位寄存器单元对应为一条栅线输出驱动信号，因此在上述扫描信号的输出过程中由于触 摸阶段较长，扫描信号输出的中断会出现画面不连续，从而导致产品显示不良出现。
技术实现思路
本技术的实施例提供一种栅极驱动电路及显示装置，能够解决分时驱动的触 摸屏技术中，扫描信号中断造成的显示不良。为达到上述目的，本技术的实施例采用如下技术方案:一方面，提供一种栅极驱动电路，包括串联的多个移位寄存器单元，其特征在于， 相邻的第j级移位寄存器单元和第j + 1级移位寄存器单元之间串接位移延迟模块；其中所述位移延迟模块连接所述第j级移位寄存器单元的输出端和所述第j + 1级 移位寄存器单元的输入端，所述位移延迟模块还连接重复输出模块；所述重复输出模块连接所述第j-n+1级移位寄存器单元的输出端及时钟控制端；在所述第j级移位寄存器单元输出栅极扫描信号后，在预设的触摸时间结束后所 述时钟控制端输入时钟信号打开所述重复输出模块，以便所述位移延迟模块通过所述重 复输出模块向所述第j-n+1级移位寄存器单元的输出端输出重复扫描信号，以便所述第 j-n+1级移位寄存器单元至所述第j级移位寄存器单元重新输出扫描信号至栅线，其中，n 为大于或等于I的正整数。可选的，当n大于或等于I时，所述重复输出模块还连接参考电平端，用于在所述 第j级移位寄存器单元重复输出扫描信号时，通过所述参考电平端的电压控制所述重复输 出模块停止向所述j-n+1级移位寄存器单元的输出端输出重复扫描信号。可选的，所述重复输出模块包括输出单元和下拉单元；所述位移延迟模块包括i个串联的虚拟移位寄存器单元，其中第I级虚拟移位寄 存器单元的输入端连接所述第j级移位寄存器单元的输出端，所述第I级虚拟移位寄存器 单元的输出端连接所述输出单元，所述时钟控制端连接所述输出单元，第i级虚拟移位寄 存器单元的输出端连接和所述第j+1级移位寄存器单元的输入端，其中i=n，i为大于I的 正整数；其中所述输出单元用于在所述时钟控制端的控制下向所述j-n+1级移位寄存器 单元的输出端输出重复扫描信号；所述下拉单元还连接参考电平端和所述第I级虚拟移位寄存器单元的输出控制端，用于通过所述参考电平端的电压控制所述第I级虚拟移位寄存器单元停止通过所述输 出单兀向所述j-n+1级移位寄存器单兀的输出端输出重复扫描信号。可选的，所述重复输出模块包括输出单元和下拉单元；所述位移延迟模块包括i个串联的虚拟移位寄存器单元，其中第I级虚拟移位寄 存器单元的输入端连接所述第j级移位寄存器单元的输出端，第i级虚拟移位寄存器单元 的输出端连接所述下拉单元、所述第j + 1级移位寄存器单元的输入端，所述时钟控制端连 接所述输出单元，其中i=2 ；其中所述输出单元用于在所述时钟控制端的控制下向所述j-n+1级移位寄存器 单元的输出端输出重复扫描信号，其中n=l ；所述下拉单元还连接参考电平端和所述第I级虚拟移位寄存器单元的输出控制 端，用于通过所述参考电平端的电压控制所述第I级虚拟移位寄存器单元向下一级虚拟移 位寄存器单元输出信号，以便控制所述第i级虚拟移位寄存器单元的输出端停止通过所述 输出单兀向所述j-n+1级移位寄存器单兀的输出端输出重复扫描信号。可选的，所述输出单元包括第一开关晶体管，其中，所述第一开关晶体管的栅极连 接所述时钟控制端，所述第一开关晶体管的源极连接所述位移延迟模块，所述第一开关晶 体管的漏极连接所述第j级移位寄存器单元的输出端；所述下拉单元包括第二开关晶体管，所述第二开关晶体管的栅极连接所述第n级 虚拟移位寄存器单元的输出端，所述第二开关晶体管的源极连接所述参考电平端，所述第 二开关晶体管的漏极连接所述第I级虚拟移位寄存器单元中栅线的驱动信号输出晶体管 的栅极。可选的，当n等于I时，所述重复输出模块还连接参考电平端及所述第j+1级移位 寄存器单元的输出端，用于在所述第j+1级移位寄存器单元输出扫描信号时，通过所述参 考电平端的电压控制所述重复输出模块停止向所述j级移位寄存器单元的输出端输出重 复扫描信号。可选的，所述重复输出模块包括输出单元和下拉单元；所述位移延迟模块包括一个第I级虚拟移位寄存器单元，其中所述第I级虚拟移 位寄存器单元的输入端连接所述第j级移位寄存器单元的输出端，所述第I级虚拟移位寄 存器单元的输出端连接所述第j + 1级移位寄存器单元的输入端，所述输出单元连接所述时 钟控制端；其中所述输出单元用于在所述时钟控制端的控制下向所述j级移位寄存器单元 的输出端输出重复扫描信号；所述下拉单元还连接参考电平端、所述第j + 1级移位寄存器单元的输出端和所述 第I级虚拟移位寄存器单元的输出控制端，用于当所述第j + 1级移位寄存器单元输出扫描 信号时，通过所述参考电平端的电压控制所述第I级虚拟移位寄存器单元停止向所述j级 移位寄存器单元的输出端输出重复扫描信号。可选的，所述输出单元包括第一开关晶体管，其中，所述第一开关晶体管的栅极连 接所述时钟控制端，所述第一开关晶体管的和源极连接所述位移延迟模块，所述第一开关 晶体管的漏极连接所述第j级移位寄存器单元的输出端；所述下拉单元包括第二开关晶体管，所述第二开关晶体管的栅极连接所述第j + 1级移位寄存器单元的输出端，所述第二开关晶体管的源极连接所述参考电平端，所述第二 开关晶体管的漏极连接所述第I级虚拟移位寄存器单元中栅线的驱动信号输出晶体管的 栅极。—方面，提供一种显示装置，包括上述任一栅极驱动电路。技术实施例提供的栅极驱动电路及显示装置，能够在触摸阶段结束后，通过 位移延迟模块和时钟控制端控制重复输出模块将触摸阶段前栅极驱动移位寄存器单元的 栅极驱动信号重复输出，从而能够解决分时驱动的触摸屏技术中，扫描信号中断造成的显 示不良。【附图说明】为了更清楚地说明本技术实施例或现有技术中的技术方案，下面将对实施例 或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅 是本技术的一些实施例。图1为本技术的实施例提供的一种栅极驱动电路的结构示意图；图2为本技术的另一实施例提供的一种栅极驱动电路的结构示意图；图3为本技术的又一实施例提供的一种栅极驱动电路的结构示意图；图4为本技术的再一实施例提供的一种栅极驱动电路的结构示意图；图5为本技术的实施例提供的一种栅线驱动方法流程示意图；图6为本技术的实施例提供的一种栅极驱动电路的输出时序状态示意图；图7为本技术的另一实施例提供的一种栅极驱动电路的输出时序状态示意 图；图8为本技术的又一实施例提供的一种栅极驱动电路的输出时序状态示意 图。【具体实施方式】下面将结合本技术实施例中的附图，对本技术实施例中的技术方案进行 清楚、完整地描述，显然，所描述的实施例仅仅是本技术本文档来自技高网...

【技术保护点】
一种栅极驱动电路，其特征在于，包括串联的多个移位寄存器单元，其特征在于，相邻的第j级移位寄存器单元和第j+1级移位寄存器单元之间串接位移延迟模块；其中所述位移延迟模块连接所述第j级移位寄存器单元的输出端和所述第j+1级移位寄存器单元的输入端，所述位移延迟模块还连接重复输出模块；所述重复输出模块连接所述第j?n+1级移位寄存器单元的输出端及时钟控制端；在所述第j级移位寄存器单元输出栅极扫描信号后，在预设的触摸时间结束后所述时钟控制端输入时钟信号打开所述重复输出模块，以便所述位移延迟模块通过所述重复输出模块向所述第j?n+1级移位寄存器单元的输出端输出重复扫描信号，以便所述第j?n+1级移位寄存器单元至所述第j级移位寄存器单元重新输出扫描信号至栅线，其中，n为大于或等于1的正整数。

【技术特征摘要】
1.一种栅极驱动电路，其特征在于，包括串联的多个移位寄存器单元，其特征在于，相邻的第j级移位寄存器单元和第j+1级移位寄存器单元之间串接位移延迟模块；其中所述位移延迟模块连接所述第j级移位寄存器单元的输出端和所述第j+1级移位寄存器单元的输入端，所述位移延迟模块还连接重复输出模块；所述重复输出模块连接所述第j-n+1级移位寄存器单元的输出端及时钟控制端；在所述第j级移位寄存器单元输出栅极扫描信号后，在预设的触摸时间结束后所述时钟控制端输入时钟信号打开所述重复输出模块，以便所述位移延迟模块通过所述重复输出模块向所述第j-n+1级移位寄存器单元的输出端输出重复扫描信号，以便所述第j-n+1级移位寄存器单元至所述第j级移位寄存器单元重新输出扫描信号至栅线，其中，n为大于或等于I的正整数。2.根据权利要求1所述的栅极驱动电路，其特征在于，当n大于或等于I时，所述重复输出模块还连接参考电平端，用于在所述第j级移位寄存器单元重复输出扫描信号时，通过所述参考电平端的电压控制所述重复输出模块停止向所述j-n+1级移位寄存器单元的输出端输出重复扫描信号。3.根据权利要求2所述的栅极驱动电路，其特征在于，所述重复输出模块包括输出单元和下拉单元；所述位移延迟模块包括i个串联的虚拟移位寄存器单元，其中第I级虚拟移位寄存器单元的输入端连接所述第j级移位寄存器单元的输出端，所述第I级虚拟移位寄存器单元的输出端连接所述输出单元，所述时钟控制端连接所述输出单元，第i级虚拟移位寄存器单元的输出端连接所述下拉单元和所述第j+1级移位寄存器单元的输入端，其中i=n，i为大于I的正整数；其中所述输出单元用于在所述时钟控制端的控制下向所述j-n+1级移位寄存器单元的输出端输出重复扫描信号；所述下拉单元还连接参考电平端和所述第I级虚拟移位寄存器单元的输出控制端，用于通过所述参考电平端的电压控制所述第I级虚拟移位寄存器单元停止通过所述输出单兀向所述j-n+1级移位寄存器单兀的输出端输出重复扫描信号。4.根据权利要求2所述的栅极驱动电路，其特征在于，所述重复输出模块包括输出单元和下拉单元；所述位移延迟模块包括i个串联的虚拟移位寄存器单元，其中第I级虚拟移位寄存器单元的输入端连接所述第j级移位寄存器单元的输出端，第i级虚拟移位寄存器单元的输出端连接所述下拉单元、所述第j+1级移位寄存器单元的输入端，所述时钟控制端连接所述输出单元，其中i=2 ；其中所述输出单元用于在所述时钟控制端的控制下向所述j-n+1级移位寄存器单元的输出端输出重复扫描信号，其中n=l ；所述下拉单元还连接参考电平端和所述第I级虚拟移位寄存器单元的输出控制端，用于...

【专利技术属性】
技术研发人员：董向丹，高永益，黄炜赟，
申请(专利权)人：京东方科技集团股份有限公司，成都京东方光电科技有限公司，
类型：实用新型
国别省市：