布局修改方法及系统技术方案

本发明专利技术提供一种方法，该方法包括：提供存储先前下线的集成电路(IC)布局的至少一部分的局部网表的非易失性机器可读存储介质，该局部网表代表用于制造具有使IC满足第一规格值的IC布局的IC的光掩模组。计算机识别IC布局中多个第一器件的固有子器件，使得由第二器件代替第一器件的固有子器件在修改后的IC布局中满足不同于第一规格值的第二规格值。生成至少一个布局掩模，并且将该至少一个布局掩模存储在可被用于形成至少一个附加光掩模的工具访问的至少一个非易失性机器可读存储介质中，使得将光掩模组和至少一个附加掩模用于根据修改后的IC布局制造IC。本发明专利技术还提供了布局修改方法及系统。

【技术实现步骤摘要】
布局修改方法及系统本申请要求于2012年6月5日提交的第61/655,634号美国临时专利申请的优先权，其全部内容结合于此作为参考。
本专利技术涉及用于半导体集成电路(IC)设计以及光掩模布局生成的电子设计自动化工具。
技术介绍
半导体晶圆代工厂(foundry)与标准单元库供应商正不断地提高标准单元和再重复使用部件的设计。用于集成电路的现代设计工艺广泛用于模块化部件。电路设计者通常以寄存器传输级(RTL)提出设计描述。该RTL源代码描述(例如，Verilog代码)被编译为“单元”的实例。单元是诸如栅极或存储位单元的电路的基本构件块。单元实现逻辑或其他电子功能。多个晶圆代工厂和独立的单元库供应商提供标准单元库。在具体的集成电路技术使用中，这些库中的单元已经被模型化和标准化。在IC平面布置图中，电子设计自动化(EDA)工具将所选择的标准单元放置在合适位置处，并且对多个单元之间的互连件进行布线以生成IC布局。生成布局之后，进行一系列的检查和验收程序，包括设计规则检查(DRC)和布局与原理图一致性(LVS)检查。当设计已经通过了检查程序时，生成结束命令并下线。使用诸如GDSII或Oasis的标准格式向晶圆代工厂发布该布局。IC设计者使用在设计指定IC时可用的标准单元库设计电路。指定IC的最初发布之后，晶圆代工厂和单元库供应商继续使用新的单元设计来提高他们的单元库。对于IC设计者来说，重新设计使用稍后开发的单元设计的他们的IC成本高。
技术实现思路
为了解决现有技术中所存在的缺陷，根据本专利技术的一方面，提供了一种方法，包括：提供非易失性机器可读存储介质，所述非易失性机器可读存储介质存储先前下线的集成电路(IC)布局的至少一部分的局部网表，所述局部网表代表用于制造具有使IC满足第一规格值的IC布局的IC的光掩模组；通过计算机识别所述IC布局中的多个第一器件的固有子器件，使得通过第二器件代替所述第一器件的所述固有子器件在修改后的IC布局中满足不同于所述第一规格值的第二规格值；以及生成至少一个布局掩模并将所述至少一个布局掩模存储在可通过用于形成至少一个附加光掩模的工具访问的至少一个非易失性机器可读存储介质中，使得将所述光掩模组和所述至少一个附加光掩模用于根据所述修改后的IC布局制造IC。在该方法中，在不改变所述光掩模组中的任何光掩模的情况下实施生成步骤。在该方法中，将所述光掩模组用于实施多个半导体工艺步骤；以及将附加光掩模配置成选择性地针对多个工艺步骤中的一个工艺步骤改变所述第一器件的固有子器件的总曝光时间，使得所述第一器件的所述固有子器件在所述一个工艺步骤中的工艺时间不同于排除在所述固有子器件之外的任何第一器件在所述一个工艺步骤中的工艺时间。在该方法中，将所述附加光掩模配置成选择性地针对栅极绝缘层形成工艺改变所述第一器件的所述固有子器件的曝光时间。在该方法中，将所述附加光掩模配置成选择性地针对离子注入工艺改变所述第一器件的所述固有子器件的曝光时间。在该方法中，将所述附加光掩模配置成选择性地改变所述第一器件的所述固有子器件的栅极侧壁间隔件的长度。在该方法中，提供包括所述局部网表的介质的步骤包括：(a)识别所述先前下线的IC布局的所述部分中的多个标准单元；以及(b)识别所述多个标准单元之间的互连，其中，步骤(a)和(b)基于所述光掩模组的布局检查。在该方法中，步骤(a)包括：将单元库的标准单元的至少一层的特征与所述光掩模组中的至少一个光掩模的相应特征进行比较；以及如果所述标准单元的所述至少一层的特征与所述至少一个光掩模中的所述相应特征相匹配，则将该特征识别为所述标准单元的实例的一部分。在该方法中，所述布局检查包括布局的GDSII描述的检查。在该方法中，提供存储所述局部网表的介质的步骤包括：提供先前用于制造所述光掩模组的门级网表。在该方法中，识别所述多个第一器件的所述固有子器件的步骤包括：识别所述IC布局中的第一触发器和第二触发器；识别连接在所述第一触发器和所述第二触发器之间的一个或多个标准单元的序列；计算由所述一个或多个标准单元的序列处理的信号所产生的总延迟；将所述总延迟和与所述第二规格值相关的性能目标进行比较；以及如果所述总延迟与所述性能目标的之差大于阈值，则在所述固有子器件中包括所述一个或多个标准单元的序列。在该方法中，如果所述总延迟比所述性能目标长所述阈值，则实施生成所述至少一个布局掩模的步骤，从而所述附加光掩模使所述IC布局中的所述第二器件相对于所述第一器件具有提高的性能。在该方法中，如果所述总延迟比所述性能目标短所述阈值，则实施生成至少一个布局掩模的步骤，从而所述附加光掩模使所述IC布局中的所述第二器件相对于所述第一器件具有降低的功耗。根据本专利技术的另一方面，提供了一种系统，包括：非易失性机器可读存储介质，存储先前下线的集成电路(IC)布局的至少一部分的局部网表，所述局部网表代表用于制造具有使所述IC满足第一规格值的IC布局的IC的光掩模组；至少一个处理器，被配置成识别所述IC布局中的多个第一器件的固有子器件，使得通过第二器件代替所述第一器件的所述固有子器件在修改后的IC布局中满足不同于所述第一规格值的第二规格值；以及所述至少一个处理器，进一步被配置成生成至少一个布局掩模并将所述至少一个布局掩模存储在可通过用于形成至少一个附加光掩模的工具访问的至少一个非易失性机器可读存储介质中，使得所述光掩模组和所述至少一个附加光掩模用于根据所述修改后的IC布局制造IC。在该系统中，所述光掩模组用于实施多个半导体工艺步骤；以及所述至少一个处理器被配置成生成所述附加布局掩模，使得附加光掩模被配置成选择性地针对所述多个工艺步骤中的一个工艺步骤改变所述第一器件的所述固有子器件的总曝光时间，使得所述第一器件的所述固有子器件在所述一个工艺步骤中的工艺时间不同于排除在所述固有子器件之外的任何第一器件在所述一个工艺步骤中的工艺时间。在该系统中，所述处理器被进一步配置成通过以下步骤生成并存储所述局部网表：将单元库的标准单元的至少一层的特征与所述光掩模组中的至少一个光掩模的相应特征进行比较；以及如果所述标准单元的所述至少一层的特征与所述至少一个光掩模中的所述相应特征相匹配，则将该特征识别为所述标准单元的实例的一部分。在该系统中，所述处理器被进一步配置成通过以下步骤识别所述多个第一器件的所述固有子器件：识别所述IC布局中的第一触发器和第二触发器；识别连接在所述第一触发器和所述第二触发器之间的一个或多个标准单元的序列；计算由所述一个或多个标准单元的序列处理的信号所产生的总延迟；将所述总延迟和与所述第二规格值相关的性能目标进行比较；以及如果所述总延迟与所述性能目标的差值大于阈值，则在所述固有子器件中包括所述一个或多个标准单元的序列。根据又一方面，提供了一种非易失性计算机可读存储介质，包括至少一个并且通过计算机程序指令进行编码，使得当计算机执行所述计算机程序指令时，所述计算机执行包括以下步骤的方法：访问包括先前下线的集成电路(IC)布局的至少一部分的局部网表的非易失性机器可读存储介质，所述局部网表代表用于制造具有使IC满足第一规格值的IC布局的IC的光掩模组；通过所述计算机识别所述IC布局中的多个第一器件的固有子器件，使得通过第二器件代替所述第一本文档来自技高网...

【技术保护点】
一种方法，包括：提供非易失性机器可读存储介质，所述非易失性机器可读存储介质存储先前下线的集成电路(IC)布局的至少一部分的局部网表，所述局部网表代表用于制造具有使IC满足第一规格值的IC布局的IC的光掩模组；通过计算机识别所述IC布局中的多个第一器件的固有子器件，使得通过第二器件代替所述第一器件的所述固有子器件在修改后的IC布局中满足不同于所述第一规格值的第二规格值；以及生成至少一个布局掩模并将所述至少一个布局掩模存储在可通过用于形成至少一个附加光掩模的工具访问的至少一个非易失性机器可读存储介质中，使得将所述光掩模组和所述至少一个附加光掩模用于根据所述修改后的IC布局制造IC。

【技术特征摘要】
2012.06.05 US 61/655,634;2012.06.22 US 13/530,1641.一种用于修改布局的方法，包括：提供非易失性机器可读存储介质，所述非易失性机器可读存储介质存储先前下线的集成电路(IC)布局的至少一部分的局部网表，所述局部网表代表用于制造具有使集成电路满足第一规格值的集成电路布局的集成电路的光掩模组；通过计算机识别所述集成电路布局中的多个第一器件的固有子器件，使得通过第二器件代替所述第一器件的所述固有子器件在修改后的集成电路布局中满足不同于所述第一规格值的第二规格值；以及生成与所述多个第一器件的固有子器件相对应的至少一个布局掩模并将所述至少一个布局掩模存储在至少一个非易失性机器可读存储介质中，所述布局掩模可通过用于形成至少一个附加光掩模的工具访问，所述至少一个附加光掩模改变使用所述光掩模组中的一个执行的工艺步骤，使得将所述光掩模组和所述至少一个附加光掩模用于根据所述修改后的集成电路布局制造集成电路。2.根据权利要求1所述的用于修改布局的方法，其中，在不改变所述光掩模组中的任何光掩模的情况下实施生成步骤。3.根据权利要求1所述的用于修改布局的方法，其中，将所述光掩模组用于实施多个半导体工艺步骤；以及将附加光掩模配置成选择性地针对多个工艺步骤中的一个工艺步骤改变所述第一器件的固有子器件的总曝光时间，使得所述第一器件的所述固有子器件在所述一个工艺步骤中的工艺时间不同于排除在所述固有子器件之外的任何第一器件在所述一个工艺步骤中的工艺时间。4.根据权利要求3所述的用于修改布局的方法，其中，将所述附加光掩模配置成选择性地针对栅极绝缘层形成工艺改变所述第一器件的所述固有子器件的曝光时间。5.根据权利要求3所述的用于修改布局的方法，其中，将所述附加光掩模配置成选择性地针对离子注入工艺改变所述第一器件的所述固有子器件的曝光时间。6.根据权利要求3所述的用于修改布局的方法，其中，将所述附加光掩模配置成选择性地改变所述第一器件的所述固有子器件的栅极侧壁间隔件的长度。7.根据权利要求1所述的用于修改布局的方法，其中，提供包括所述局部网表的介质的步骤包括：(a)识别所述先前下线的集成电路布局的部分中的多个标准单元；以及(b)识别所述多个标准单元之间的互连，其中，步骤(a)和(b)基于所述光掩模组的布局检查。8.根据权利要求7所述的用于修改布局的方法，步骤(a)包括：将单元库的标准单元的至少一层的特征与所述光掩模组中的至少一个光掩模的相应特征进行比较；以及如果所述标准单元的所述至少一层的特征与所述至少一个光掩模中的所述相应特征相匹配，则将该特征识别为所述标准单元的实例的一部分。9.根据权利要求7所述的用于修改布局的方法，其中，所述布局检查包括布局的GDSII描述的检查。10.根据权利要求1所述的用于修改布局的方法，其中，提供存储所述局部网表的介质的步骤包括：提供先前用于制造所述光掩模组的门级网表。11.根据权利要求1所述的用于修改布局的方法，其中，识别所述多个第一器件的所述固有子器件的步骤包括：识别所述集成电路布局中的第一触发器和第二触发器；识别连接在所述第一触发器和所述第二触发器之间的一个或多个标准单元的序列；计算由所述一个或多个标准单元的序列处理的信号所产生的总延迟；将所述总延迟和与所述第二规格值相关的性能目标进行比较；以及如果所述总延迟与所述性能目标之差大于阈值，则在所述固有子器件中包括所述一个或多个标准单元的序列。12.根据权利要求11所述的用于修改布局的方法，其中，如果所述总延迟以所述阈值长于所述性能目标，则实施生成所述至少一个布局掩模的步骤，从而所述附加光掩模使所述集成电路布局中的所述第二器件相对于所述第一器件具有提高的性能。13.根据权利要求11所述的用于修改布局的方法，其中，如果所述总延迟以所述阈值短于所述性能目标，则实施生成至少一个布局掩模的步骤，从而所述附加光掩模使所述集成电路布局中的所述第二器件相对于所述第一器件具有降低的功耗。14.一种用于修改布局的系统，包括：非易失性机器可读存储介质，...

【专利技术属性】
技术研发人员：李孟祥，许力中，杨士贤，余和哲，谭竞豪，王中兴，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：