一种单线全双工的总线制造技术

本发明专利技术涉及一种全双工总线，特别是涉及一种单线全双工的总线。该单线全双工的总线，由接口电路A和接口电路B组成，其中接口电路A的端口P1和接口电路B的端口P2互相连接。接口电路A由如下部分组成：输出电路缓冲器A、输出驱动电路A、输入电路A、输入电路缓冲器A以及时钟发生电路A。接口电路B由如下部分组成：输出电路缓冲器B，输出驱动电路B，输入电路B，输入电路缓冲器B以及时钟发生电路B。本发明专利技术的积极进步效果在于：本发明专利技术提供一种单线的全双工总线，是半导体芯片间全双工总线连接最少的解决方案，对节省芯片的引脚有积极的意义。

【技术实现步骤摘要】
一种单线全双工的总线
本专利技术涉及一种全双工总线，特别是涉及一种单线全双工的总线。
技术介绍
目前半导体芯片间常用的总线包括I2C总线，SPI总线，UART总线等等。这些总线均有各自的应用场合，在某方面有显著的优势。I2C总线由SDA和SCL两条线组成，其优点是电路简单，一个主控端可以连接最多127个设备，非常适合多个设备共用一组总线的情况。SPI由CS/CLK/DIN/D0UT四线组成，优点是速率高，能够实现双向的数据传输。UART总线由TX/RX两线组成，可以实现全双工通信。 无论是双工或半双工传输，目前所有总线的一个共同特征是至少由2条线组成。本专利技术提出一种总线，由一条线实现全双工的通信。其优势在于只用单线连接就可以实现全双工通信。
技术实现思路
本专利技术的目的是提供一种单线全双工的总线，为半导体芯片间的全双工通信提供一种连线更少的解决方案。本专利技术采用以下方案实现: 一种单线全双工的总线，其由接口电路A和接口电路B组成，其中接口电路A的端口 PI和接口电路B的端口 P2互相连接。 所述的接口电路A由如下部分组成:输出电路缓冲器A、输出驱动电路A、输入电路A、输入电路缓冲器A以及时钟发生电路A，其中，输出电路缓冲器A和输出驱动电路A相连接，输入电路A与输入电路缓冲器A连接，时钟发生电路A同时与输出电路缓冲器A、输出驱动电路A、输入电路A相连接，输出驱动电路A和输入电路A均连接至端口 Pl。所述的输出电路缓冲器A，将要输出的数据逐位发送到输出驱动电路A输入端。所述的输出驱动电路A，是由电源VCC、两个电阻Rl、R2和一组由P型MOS管和N型MOS管组成的推挽电路构成，其中，P型MOS管通过电阻Rl与电源VCC连接，N型MOS管通过电阻R2与GND连接，该推挽电路的输出端与接口 A的端口 Pl连接，且R2的电阻值等于Rl电阻值的2倍。所述的输入电路A，是由分辨率为2-bit的ADC (模拟数字转换器)组成，该ADC由电源VCC供电。所述的时钟发生电路A，产生时钟并输出至输入电路缓冲器A、输出电路缓冲器A以及输入电路A。所述的接口电路B由如下部分组成:输出电路缓冲器B，输出驱动电路B，输入电路B，输入电路缓冲器B以及时钟发生电路B，其中，输出电路缓冲器B和输出驱动电路B相连接，输入电路B与输入电路缓冲器B相连接，时钟发生电路B同时与输出电路缓冲器B、输出驱动电路B、输入电路B相连接，输出驱动电路B和输入电路B均连接至端口 P2。所述的输出电路缓冲器B，将要输出的数据逐位发送到输出驱动电路B输入端。所述的输出驱动电路B，是由电源VCC，两个电阻R3、R4和一组由P型MOS管和N型MOS管组成的推挽电路构成，其中，P型MOS管通过电阻R3与电源VCC连接，N型MOS管通过电阻R4与GND连接，该推挽电路的输出端与接口 B的端口 P2连接，且R3的电阻值等于R4电阻值的2倍。所述的输入电路B，是由分辨率为2-bit的ADC组成，该ADC由电源VCC供电。所述的时钟发生电路B，产生时钟并输出至输入电路缓冲器B、输出电路缓冲器B以及输入电路B。所述的接口电路B与接口电路A中，R3的电阻值等于Rl的电阻值等于R4电阻值的2倍。本专利技术的积极进步效果在于:本专利技术提供一种单线的全双工总线，是半导体芯片间全双工总线连接最少的解决方案，对节省芯片的弓I脚有积极的意义。【附图说明】图1是本专利技术电路结构原理图。【具体实施方式】下面结合附图进一步对本专利技术的技术方案进行阐明。图1中，接口电路A由输出电路缓冲器A (100),输出驱动电路A (102)，输入电路A (103)，输入电路缓冲器A (101)、时钟发生电路A (104)构成。其中，输出驱动电路A由电源VCC、电阻R1、R2、P-M0S管SUN-MOS管S2组成。这里，Rl的阻值为IOOohm, R2的阻值为200ohm。接口电路B由输出电路缓冲器B (200)、输出驱动电路B (202)、输入电路B(203)、输入电路缓冲器B (201)、时钟发生电路B (204)构成。其中，输出驱动电路B由电源VCC、电阻R3、R4、P-MOS管S3、N_M0S管S4组成。这里，R3的阻值为IOOohm, R4的阻值为50ohm。接口电路A和接口电路B的时钟发生电路产生同样频率的时钟。接口电路A和接口电路B的传输速率设定为一致。本专利技术工作原理如下:当接口电路A输出逻辑电平“ 1”，接口电路B输出逻辑电平“ I”时，此时接口电路A使能SI，接口电路B使能S3，此时总线上的电平为VCC。两端的输入电路的ADC输出均为逻辑“11”.当接口电路A输出逻辑电平“0”，接口电路B输出逻辑电平“ I ”时，此时接口电路A使能S2，接口电路B使能S3，此时总线上的电平为:VCC*R2/(R2+R3)=2/3 VCC.此时接口的输入电路ADC的输出值为逻辑“10”。当接口电路A输出逻辑电平“ 1”，接口电路B输出逻辑电平“O”时，此时接口电路A使能SI，接口电路B使能S4，此时总线上的电平为:VCC*R4/(Rl+R4)=l/3 VCC.此时接口的输入电路ADC的输出值为逻辑“01”。当接口电路A输出逻辑电平“0”，接口电路B输出逻辑电平“O”时，此时接口电路A使能S2，接口电路B使能S4，此时总线上的电平为0V.此时接口的输入电路ADC的输出值为逻辑“00”。由上述描述可以知道，接口电路A和接口电路B的输出驱动模块可以同时驱动总线。接口电路A和接口电路B的输入电路通过ADC对总线电平进行量化后，可以获取对方驱动电路的输出值。对应关系如下:(此处“O”和“I”均为数字电路逻辑输出)本文档来自技高网...

【技术保护点】
一种单线全双工的总线，其特征在于其由接口电路A和接口电路B组成，接口电路A的端口P1和接口电路B的端口P2互相连接；所述的接口电路A由如下部分组成：输出电路缓冲器A、输出驱动电路A、输入电路A、输入电路缓冲器A以及时钟发生电路A，其中，输出电路缓冲器A和输出驱动电路A相连接，输入电路A与输入电路缓冲器A连接，时钟发生电路A同时与输出电路缓冲器A、输出驱动电路A、输入电路A相连接，输出驱动电路A和输入电路A均连接至端口P1；所述的接口电路B由如下部分组成：输出电路缓冲器B，输出驱动电路B，输入电路B，输入电路缓冲器B以及时钟发生电路B，其中输出电路缓冲器B和输出驱动电路B相连接，输入电路B与输入电路缓冲器B相连接，时钟发生电路B同时与输出电路缓冲器B、输出驱动电路B、输入电路B相连接，输出驱动电路B和输入电路B均连接至端口P2。

【技术特征摘要】
1.一种单线全双工的总线，其特征在于其由接口电路A和接口电路B组成，接口电路A的端口 Pl和接口电路B的端口 P2互相连接；所述的接口电路A由如下部分组成:输出电路缓冲器A、输出驱动电路A、输入电路A、输入电路缓冲器A以及时钟发生电路A，其中，输出电路缓冲器A和输出驱动电路A相连接，输入电路A与输入电路缓冲器A连接，时钟发生电路A同时与输出电路缓冲器A、输出驱动电路A、输入电路A相连接，输出驱动电路A和输入电路A均连接至端口 Pl ;所述的接口电路B由如下部分组成:输出电路缓冲器B，输出驱动电路B，输入电路B，输入电路缓冲器B以及时钟发生电路B，其中输出电路缓冲器B和输出驱动电路B相连接，输入电路B与输入电路缓冲器B相连接，时钟发生电路B同时与输出电路缓冲器B、输出驱动电路B、输入电路B相连接，输出驱动电路B和输入电路B均连接至端Π P2。2.根据权利要求1所述的一种单线全双工的总线，其特征在于所述的输出电路缓冲器A，将要输出的数据逐位发送到输出驱动电路A输入端。3.根据权利要求1所述的一种单线全双工的总线，其特征在于所述的输出驱动电路A，是由电源VCC、两个电阻R1、R2和一组由P型MOS管和N型MOS管组成的推挽电路构成，其中P型MOS管通过电阻Rl与电源VCC连接，N型MOS管通过电阻R2与GND连接，该推挽电路的输出端与接口 A的端口 Pl连接，且R2的电阻...

【专利技术属性】
技术研发人员：赖会霞，张仕，
申请(专利权)人：福建师范大学，
类型：发明
国别省市：