控制底部填充物溢出宽度的方法技术

一种半导体器件组件包括具有经过处理形成表面粗糙度的表面区域的衬底。管芯通过多个连接部件安装在衬底上。底部填充物基本上填满设置在衬底和管芯之间的间隙，其中底部填充物的溢出宽度基本上受到具有表面粗糙度的区域的限制。本发明专利技术公开了控制底部填充物溢出宽度的方法。

【技术实现步骤摘要】

本专利技术涉及半导体器件封装，具体而言，涉及。
技术介绍
当在衬底上组装半导体器件诸如集成电路(IC)芯片时，芯片通过焊料凸块与衬底分隔开，从而在芯片和衬底之间形成间隙。众所周知，芯片和衬底的热膨胀系数(CTE)之间存在显著差异。在器件使用或可靠性测试期间对组件进行温度循环时，由于这种CTE差异，在焊料互连处特别是在接头区域中产生热机械应力。这些应力易于使接头和凸块疲劳，导致组件碎裂以及最终失效。为了在不影响电气连接的情况下分散机械应力以及强化焊料接头，通常用被称为“底部填充物”的聚合物材料来填充IC芯片和衬底之间的间隙。将底部填充物分配到邻近IC芯片的衬底上，然后其通过毛细作用力开始扩散和移动(被称为“渗出”)来填充间隙并封装焊料凸块。但是，用于底部填充的常规工具和方法可能导致产生过度封装和/或封装不足的底部填充物溢出(fillet)，导致更高的应力集中。例如，管芯一侧上的溢出宽度可能宽于另一侧上的溢出宽度。类似地，管芯一侧上的溢出高度可能高于管芯另一侧上的溢出高度。这些失衡的底部填充物溢出可能对管芯产生高应力集中。而且，用于底部填充的常规工具和方法不足以处理底部填充物的渗出，这可能是不理想的。渗出实质上是润湿现象。因为扩散主要发生在固化之前，所以固化不会改变扩散的程度。如果围绕芯片的区域具有其他接合的元件，诸如相邻器件的周边接头(例如，焊料凸块、焊料球、金属支柱等)或其他无源器件，无底部填充物接触这些部件可能是优选的。
技术实现思路
为了解决现有技术中存在的问题，根据本专利技术的一方面，提供了一种用于控制底部填充物在衬底和管芯之间设置的间隙中流动的方法，所述方法包括:处理所述衬底的区域以在其中形成表面粗糙度；以及分配底部填充物以基本上填满所述间隙，其中，所述底部填充物的流动基本上被所述表面粗糙度抑制。在所述的方法中，所述处理包括将所述衬底的所述区域暴露于激光、化学物质、喷介质或等离子体处理。在所述的方法中，所述处理包括将所述衬底的所述区域暴露于激光、化学物质、喷介质或等离子体处理，其中，所述化学物质选自由氢氧化物和氢氟酸所组成的组。在所述的方法中，所述处理包括将所述衬底的所述区域暴露于激光、化学物质、喷介质或等离子体处理，其中，所述喷介质的材料选自由玻璃珠、SiO2, Al2O3和碳化硅所组成的组。在所述的方法中，基于所述表面粗糙度阻止所述底部填充物在保护区域上流动。在所述的方法中，基于所述表面粗糙度阻止所述底部填充物在保护区域上流动，其中，所述保护区域包括相邻器件的周边连接接头。在所述的方法中，所述表面粗糙度包括多个沟槽。所述的方法还包括:确定所述底部填充物的期望溢出宽度；以及基于所述底部填充物的溢出宽度确定所述衬底的选择部分，其中，所述底部填充物的流动基本上受到对所述处理做出响应的所述衬底的选择部分的限制。根据本专利技术的另一方面，提供了一种封装半导体器件的方法，所述方法包括:提供衬底；对所述衬底的区域实施表面处理以形成表面粗糙度；在所述衬底上方接合管芯；以及在所述管芯和所述衬底之间分配一定量的底部填充材料，其中，所述底部填充材料的流动基本上被所述衬底的所述区域的表面粗糙度抑制。在所述的方法中，所述表面处理包括喷介质、激光处理、等离子体处理或施加化学物质。在所述的方法中，所述表面处理包括喷介质、激光处理、等离子体处理或施加化学物质，其中，所述喷介质的材料选自由玻璃珠、Si02、Al2O3和碳化硅所组成的组。在所述的方法中，所述表面处理包括喷介质、激光处理、等离子体处理或施加化学物质，其中，所述化学物质选自由氢氧化物和氢氟酸所组成的组。在所述的方法中，由于所述表面粗糙度，所述底部填充材料在保护区域上的流动得到阻止。在所述的方法中，由于所述表面粗糙度，所述底部填充材料在保护区域上的流动得到阻止，其中，所述保护区域包括相邻器件的周边连接接头。在所述的方法中，所述表面粗糙度包括多个沟槽。在所述的方法中，所述管芯通过焊料凸块连接至所述衬底。根据本专利技术的又一方面，提供了一种半导体器件组件，包括:衬底，具有经过处理形成表面粗糙度的表面区域；管芯，通过多个连接部件安装在所述衬底上；以及底部填充物，基本上填满设置在所述衬底和所述管芯之间的间隙，其中，所述底部填充物的溢出宽度基本上受到具有表面粗糙度的区域的限制。在所述的半导体器件组件中，所述管芯作为倒装芯片进行安装，其中，所述倒装芯片安装被封装为芯片级封装件(CSP)和球栅阵列(BGA)封装件中的至少一种。在所述的半导体器件组件中，所述表面粗糙度包括多个沟槽。在所述的半导体器件组件中，所述底部填充物不流向相邻器件的连接接头。【附图说明】当结合附图进行阅读时，根据下面详细的描述可以更好地理解本专利技术的实施例。应该强调的是，根据工业中的标准实践，各种部件没有被按比例绘制并且仅仅用于说明的目的。实际上，为了清楚的讨论，各种部件的尺寸可以被任意增大或减小。图1是根据本专利技术的实施例用于底部填充设置在半导体器件组件的衬底和管芯之间的间隙的方法的流程图；图2是根据本专利技术的实施例用于封装半导体器件的方法的流程图；图3是根据本专利技术的实施例在分配底部填充物用于填充间隙之前经过在衬底上形成表面粗糙度的工艺的半导体器件组件的截面图；图4是参照图3描述的半导体器件组件的俯视图；图5是根据本专利技术的实施例参照图3描述的经过分配底部填充物用于填充间隙的工艺的半导体器件组件的截面图；以及图6是参照图5描述的半导体器件组件的俯视图。【具体实施方式】在以下描述中，阐述了许多特定的细节从而提供对本专利技术的实施例的完全理解。然而，本领域的普通技术人员应该意识到本专利技术的实施例在没有这些特定的细节的情况下也可以实施。在一些例子中，没有详细描述公知的结构和工艺以避免对本专利技术实施例产生不必要的模糊。整个本说明书中提及的“一个实施例”或“实施例”意味着结合该实施例描述的具体部件、结构或特征包括在本专利技术的至少一个实施例中。因此，在本说明书的各个位置出现的短语“在一个实施中”或“在实施例中”不一定全都是指同一个实施例。而且，在一个或多个实施例中可以以任何合适的方式组合特定部件、结构或特征。应当理解，以下附图没有按比例绘制；相反，这些附图只是为了阐明。图1是根据本专利技术的各方面用于封装半导体器件的方法2的流程图。参照图1，方法包括框4，其中提供衬底。方法2包括框6，其中对衬底的区域进行表面处理以形成表面粗糙度。方法2包括框8，其中在衬底上方接合管芯。方法2包括框10，其中在管芯和衬底之间分配一定量的底部填充材料,其中底部填充材料的流动基本上被衬底区域的表面粗糙度抑制。图2是根据本专利技术的各个实施例用于控制底部填充物在在衬底和管芯之间设置的间隙中流动的方法12的流程图。方法12包括框14，其中对衬底的区域进行处理以在其中形成表面粗糙度。方法12包括框16，其中，分配底部填充物以基本上填满设置在衬底和管芯之间的间隙，其中底部填充物的流动基本上被表面粗糙度抑制。可以理解，可以在图1中示出的框4至框10之前、期间或之后提供其他工艺以完成半导体器件的封装，但是为了简明起见，这些其他工艺在本文中不作详细论述。图3和图5是根据图1的方法2的实施例在各个制造阶段的半导体器件的示意性片段横截面侧视图。可以理解，为了更好地理解本专利技术的本文档来自技高网...

【技术保护点】
一种用于控制底部填充物在衬底和管芯之间设置的间隙中流动的方法，所述方法包括：处理所述衬底的区域以在其中形成表面粗糙度；以及分配底部填充物以基本上填满所述间隙，其中，所述底部填充物的流动基本上被所述表面粗糙度抑制。

【技术特征摘要】
2012.08.15 US 13/586,5641.一种用于控制底部填充物在衬底和管芯之间设置的间隙中流动的方法，所述方法包括: 处理所述衬底的区域以在其中形成表面粗糙度；以及 分配底部填充物以基本上填满所述间隙，其中，所述底部填充物的流动基本上被所述表面粗糙度抑制。2.根据权利要求1所述的方法，其中，所述处理包括将所述衬底的所述区域暴露于激光、化学物质、喷介质或等离子体处理。3.根据权利要求2所述的方法，其中，所述化学物质选自由氢氧化物和氢氟酸所组成的组；所述喷介质的材料选自由玻璃珠、SiO2^Al2O3和碳化硅所组成的组。4.根据权利要求1所述的方法，其中，基于所述表面粗糙度阻止所述底部填充物在保护区域上流动。5.根据权利要求4所述的方法，其中，所述保护区域包括相邻器件的周边连接接头。6.根据权利要求1所述的方法，其中，所述表面粗糙度包括多个沟槽。7.根据权利要...

【专利技术属性】
技术研发人员：陈孟泽，郑荣伟，林俊成，蔡钰芃，郑明达，刘重希，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：