集成电路及包括该集成电路的显示装置制造方法及图纸

技术编号:9669664 阅读:82 留言:0更新日期:2014-02-14 11:52
本发明专利技术公开了一种集成电路和包括该集成电路的显示装置。所述集成电路包括基底、布置在基底上的半导体层以及布置在半导体层的上部并且包括设置在其上表面上的凸块的绝缘层,其中,半导体层包括主半导体区域和包括具有p型半导体的内部对准标记的对准标记区域,内部对准标记与布置在绝缘层的上表面上的金属外部对准标记叠置。在集成电路的安装工艺过程中,可以通过红外照相机观察p型半导体内部对准标记。

【技术实现步骤摘要】
集成电路及包括该集成电路的显示装置
本专利技术涉及一种集成电路及一种包括该集成电路的显示装置,更具体地说,涉及一种包括对准标记的集成电路及一种包括该集成电路的显示装置。
技术介绍
通过将诸如晶体管、电阻器和电容器的电子元件集成在单个基底上或基底中来获得集成电路(1C),以实现特定电路的功能。由于集成电路具有与通过单独布置电子元件而实现的电路相比减小了的尺寸并且一体地形成,所以促进了对它的处理和布线,并且使其大规模生产成为可能。因此,集成电路在各种电子装置中使用。随着技术的发展,需要具有小型化了的尺寸和各种复杂的功能的电子装置。因此,需要包括在电子装置中的集成电路的尺寸小型化并且使其结构复杂。近来,随着移动电话、智能电话、PMP和rop的使用增加,显示装置趋于小型化和薄膜化。因此,即使在显示装置中,也能够使用具有小型化了的尺寸和复杂的结构的集成电路。例如,显示装置可使用集成电路作为用于驱动显示图像的显示面板的装置。
技术实现思路
集成电路可包括用于信号输入和输出的凸块。如果集成电路的尺寸小型化并且其结构复杂,则凸块的数量增多并且凸块的尺寸减小。如果凸块的数量增多并且凸块的尺寸减小,则当集成电路被安装在基底上时,会出现凸块之间的短路或者凸块的对不准,因此需要将集成电路精确地对准在基底上。因此,本专利技术旨在解决现有技术中出现的上述问题,本专利技术解决的一个目标在于提供一种集成电路,在将集成电路安装在基底上时,该集成电路有助于集成电路的对准。本专利技术解决的另一目标在于提供一种包括集成电路的显示装置,在将集成电路安装在基底上时,该集成电路有助于集成电路的对准。本专利技术的其它优点、目标和特征将在下面的描述中部分地阐述,并且部分地将通过下面的解释使本领域普通技术人员理解或者可以通过实施本专利技术来明了。根据本专利技术的一方面,提供了一种集成电路,所述集成电路包括:基底;半导体层,布置在基底上;以及绝缘层,布置在半导体层的上部上,并且包括设置在其上表面上的凸块,其中,半导体层包括主半导体区域和包括P型半导体的对准标记区域,对准标记区域与主半导体区域分隔开,对准标记区域包括内部对准标记。基底可以是硅基底。集成电路还可包括布置在绝缘层的上表面上的外部对准标记,外部对准标记可以与内部对准标记叠置。内部对准标记的形状可由在对准标记区域中布置有P型半导体的区域的形状来限定。内部对准标记可以包括位置对准标记。位置对准标记的形状可以相对于第一轴和与第一轴垂直的第二轴对称。位置对准标记可以包括NMOS晶体管。P型半导体可以包括第一 P型半导体以及在第一 P型半导体上方并与第一 P型半导体分隔开的第二 P型半导体,NMOS晶体管可以包括第一 P型半导体、第二 P型半导体以及布置在第一 P型半导体和第二 P型半导体之间的η型半导体。第二 P型半导体可包括彼此分隔开并进行了 η+掺杂的第一掺杂区和第二掺杂区,NMOS晶体管还可包括布置在第一掺杂区和第二掺杂区之间的栅极。对准标记可以包括多个NMOS晶体管。位置对准标记可为十字形。位置对准标记可为菱形。内部对准标记还可包括方向对准标记。方向对准标记可以相对于第一轴和第二轴不对称。方向对准标记可以与位置对准标记分隔开。内部对准标记还包括限定对准标记区域的区域限定对准标记。区域限定对准标记可围绕对准标记区域的外周,位置对准标记和方向对准标记可布置在区域限定对准标记中。内部对准标记的形状可以由在对准标记区域中的不存在P型半导体的区域的形状限定。对准标记区域可以包括NMOS晶体管。内部对准标记可以包括位置对准标记。位置对准标记可以相对于第一轴和与第一轴垂直的第二轴对称。位置对准标记可为十字形。位置对准标记可为菱形。内部对准标记还可包括方向对准标记。方向对准标记可以相对于第一轴和第二轴不对称。方向对准标记可以与位置对准标记分隔开。根据本专利技术的另一方面,提供了一种集成电路,所述集成电路包括:基底;半导体层,布置在基底上;以及绝缘层,布置在半导体层的上部并且包括设置在其上表面上的凸块,半导体层可以包括彼此连接的主半导体区域和包括P型半导体的内部对准标记。基底可为硅基底。集成电路还可包括布置在绝缘层的上表面上的外部对准标记,外部对准标记可以与内部对准标记叠置。内部对准标记的形状可由在对准标记区域中布置有P型半导体的区域的形状来限定。内部对准标记可以包括位置对准标记。位置对准标记可以连接到主半导体区域。内部对准标记还可包括方向对准标记。向对准标记可以连接到主半导体层。内部对准标记还可包括限定对准标记区域的区域限定对准标记。区域限定对准标记可以连接到主半导体区域。根据本专利技术的另一方面,提供了一种集成电路,所述集成电路包括:基底;半导体层,布置在基底上;以及绝缘层,布置在半导体层的上部上,并且包括设置在其上表面上的凸块,其中,半导体层包括主半导体区域以及包括P型半导体并连接到主半导体区域的凹雕对准标记,其中,内部对准标记由被凹雕对准标记围绕并且不存在P型半导体的区域的形状来限定。基底可为硅基底。集成电路还可包括布置在绝缘层的上表面上的外部对准标记,外部对准标记可与内部对准标记叠置。内部对准标记可包括位置对准标记。内部对准标记还可包括方向对准标记。内部对准标记还可包括限定对准标记区域的区域限定对准标记,位置对准标记和方向对准标记可以布置在区域限定对准标记中。根据本专利技术的另一方面,提供了一种显示装置,所述显示装置包括显示面板和驱动显示面板的驱动单元,其中,驱动单元可以包括集成电路,所述集成电路可以包括:基底;半导体层,布置在基底上;以及绝缘层,布置在半导体层的上部并包括设置在其上表面上的凸块,半导体层可以包括对准标记区域,对准标记区域包括P型半导体,对准标记区域还可包括内部对准标记。基底可以是硅基底。所述集成电路可包括布置在绝缘层的上表面上的外部对准标记,外部对准标记可与内部对准标记叠置。内部对准标记的形状可由在对准标记区域中布置有P型半导体的区域的形状来限定。内部对准标记可包括位置对准标记。内部对准标记还可包括方向对准标记。内部对准标记还可包括限定对准标记区域的区域限定对准标记。内对准标记的形状可由在对准标记区域中不存在P型半导体的区域的形状限定。内部对准标记可包括位置对准标记。内部对准标记还可包括方向对准标记。【附图说明】随着参照下面的当结合附图考虑时进行的详细描述而使本专利技术变得更好理解,对本专利技术的更完整的理解以及本专利技术的许多附带优点将被容易地理解,在附图中,同样的标号指示相同或相似的组件,其中:图1是根据本专利技术实施例的集成电路的透视图;图2是沿图1中的线11-11’截取的剖视图;图3是根据本专利技术实施例的对准标记区域的平面图;图4是示出根据本专利技术实施例的对准标记和外部对准标记的布置的透视图;图5是示出根据本专利技术另一实施例的对准标记和外部对准标记的布置的透视图;图6是根据本专利技术又一实施例的对准标记区域的平面图;图7是根据本专利技术又一实施例的对准标记区域的平面图;图8是根据本专利技术又一实施例的对准标记区域的平面图;图9是根据本专利技术又一实施例的对准标记区域的平面图;图10是根据本专利技术又一实施例的对准标记区域的平面图;图11是根据本专利技术又一实施例的NMOS的剖视图;图12是根据本专利技术又一实施例的对准标记区域的平面图;图13是本文档来自技高网...

【技术保护点】
一种集成电路,所述集成电路包括:基底;半导体层,布置在基底上;以及绝缘层,布置在半导体层的上部,并且包括设置在绝缘层的上表面上的凸块,其中,半导体层包括主半导体区域和包括p型半导体的对准标记区域,对准标记区域与主半导体区域分隔开,对准标记区域包括内部对准标记。

【技术特征摘要】
2012.07.30 KR 10-2012-00832381.一种集成电路,所述集成电路包括: 基底; 半导体层,布置在基底上;以及 绝缘层,布置在半导体层的上部,并且包括设置在绝缘层的上表面上的凸块, 其中,半导体层包括主半导体区域和包括P型半导体的对准标记区域,对准标记区域与主半导体区域分隔开, 对准标记区域包括内部对准标记。2.如权利要求1所述的集成电路,其中,基底是硅基底。3.如权利要求1所述的集成电路,所述集成电路还包括布置在绝缘层的上表面上的外部对准标记,外部对准标记与内部对准标记叠置。4.如权利要求1所述的集成电路,其中,内部对准标记的形状由在对准标记区域中布置有所述P型半导体的区域的形状来限定。5.如权利要求4所述的集成电路,其中,内部对准标记包括位置对准标记。6.如权利要求5所述的集成电路,其中,位置对准标记的形状相对于第一轴和与第一轴垂直的第二轴对称。7.如权利要求6所述的集成电路,其中,位置对准标记包括NMOS晶体管。8.如权利要求7所述的集成电路,其中,P型半导体包括第一P型半导体以及在第一 P型半导体上方并与第一 P型半导体分隔开的第二 P型半导体,并且 NMOS晶体管包括所述第一 P型半导体、所述第二 P型半导体以及布置在所述第一 P型半导体和所述第二 P型半导体之间的η型半导体。9.如权利要求8所述的集成电路,其中,第二P型半导体包括彼此分隔开并进行η+掺杂的第一掺杂区和第二掺杂区,并且 NMOS晶体管还包括布置在第一掺杂区和第二掺杂区之间的栅极。10.如权利要求6所述的集成电路,其中,位置对准标记包括多个NMOS晶体管。11.如权利要求6所述的集成电路,其中,位置对准标记为十字形。12.如权利要求6所述的集成电路,其中,位置对准标记为菱形。13.如权利要求6所述的集成电路,其中,内部对准标记还包括方向对准标记。14.如权利要求13所述的集成电路,其中,方向对准标记相对于第一轴和第二轴不对称。15.如权利要求13所述的集成电路,其中,方向对准标记与位置对准标记分隔开。16.如权利要求15所述的集成电路,其中,内部对准标记还包括限定对准标记区域的区域限定对准标记。17.如权利要求16所述的集成电路,其中,区域限定对准标记围绕对准标记区域的外周,并且 位置对准标记和方向对准标记布置在区域限定对准标记中。18.如权利要求1所述的集成电路,其中,内部对准标记的形状由在对准标记区域中不具有所述P型半导体的区域的形状限定。19.如权利要求18所述的集成电路,其中,对准标记区域包括NMOS晶体管。20.如权利要求18所述的集成电路,其中,内部对准标记包括位置对准标记。21.如权利要求20所述的集成电路,其中,位置对准标记相对于第一轴和与第一轴垂直的第二轴对称。22.如权利要求21所述的集成电路,其中,位置对准标记为十字形。23.如权利要求21所述的集成电路,其中,位置对准标记为菱形。24.如权利要求21所述的集成电路,其中,内部对准标记还包括方向对准标记。25.如权利要求24所述的集成电路,其中,方向对准标记相对于第一轴和第二轴不对称。26.如权利要求24所述的集成电路,其中,方向对准标记与位置对准标记分隔开。27.一种集成电路,所述集成电路包括: 基底; 半导体层,布置在基底上;以及 绝缘层...

【专利技术属性】
技术研发人员:韩昊锡孟昊奭
申请(专利权)人:三星显示有限公司
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1