用于相变存储器及开关（PCMS）阵列中的地址线的单个晶体管驱动器制造技术

本公开内容涉及非易失性存储器设备的制造。在至少一个实施例中，单个晶体管可以用于驱动每一条地址线（字线或者位线）。可以通过这些单个晶体管器件驱动禁用电压和选择电压，这可以借助引入对地址线的奇数和偶数指定标识来实现。在一个操作实施例中，可以将所选择的地址线驱动到选择电压，使得具有与所选择的地址线相同的奇数或偶数指定标识的地址线浮置。将具有与所选择的地址线不同的奇数或偶数指定标识的地址线驱动到禁用电压，其中，相邻的浮置地址线可以充当对所选择的地址线的屏蔽线。

A single transistor driver for phase change memory and address lines in a switch (PCMS) array

The present disclosure relates to the manufacture of nonvolatile memory devices. In at least one embodiment, a single transistor may be used to drive each of the address lines (word, line, or bit line). These individual transistor devices can be used to drive the disabling voltage and the selection voltage, which can be achieved by introducing odd and even numbered identifiers for incoming address lines. In one operation embodiment, the selected address line may be driven to the selection voltage so that an address line floating with the odd or even specified identifier is the same as the selected address line. An address line with an odd or even specified identifier distinct from the selected address line is driven to a disabling voltage, wherein the adjacent floating address lines can act as shielding lines to the selected address line.

【技术实现步骤摘要】
【国外来华专利技术】用于相变存储器及开关(PCMS)阵列中的地址线的单个晶体管驱动器
技术介绍
本公开内容总体上涉及微电子存储器的制造。微电子存储器可以是非易失性的，其中，即使在断电的情况下，存储器也可以保留所存储的信息。【附图说明】在说明书的结论部分中具体指出并明确要求了本公开内容的主题。依据以下的说明及所附权利要求书，并结合附图，本公开内容的前述及其他特征会变得更为显而易见。应理解，附图仅描绘了根据本公开内容的几个实施例，因此这些附图不应认为是限制其范围。通过使用附图，将以另外的特征和细节来说明本公开内容，以便可以更易于确定本公开内容的优点，在附图中:图1是示出相变存储器阵列的示意图。图2是示出相变存储器堆栈的示意图。图3是示出本领域公知的用于存储器阵列的具有两个晶体管局部字线驱动器的字线驱动器的示意图。图4是示出根据本说明书一个实施例的用于存储器阵列的具有单个晶体管局部字线驱动器的字线驱动器的示意图。图5是示意图，示出根据本说明书一个实施例的，在选择一条奇数字线、剩余的奇数字线是浮置的、并将偶数字线驱动到禁用(inhibit)电压时的情况，其中所述禁用电压用于具有单个晶体管局部字线驱动器的字线驱动。图6是示出本领域公知的用于存储器阵列的具有两个晶体管局部位线驱动器的位线驱动器的示意图。图7是示出根据本说明书一个实施例的用于存储器阵列的具有单个晶体管局部位线驱动器的位线驱动器的示意图。图8是示出根据本说明书一个实施例的，在奇数字线和偶数字线选择情况下，用于字线侧和位线侧的禁用和选择条件的示意图。图9是根据本说明书一个实施例的选择地址线的流程图。图10是根据本说明书一个实施例的系统的示意图。【具体实施方式】在以下【具体实施方式】部分中，对附图进行了参考，【附图说明】性地示出了特定实施例，在其中可以实施所要求的主题。以足够的细节来说明这些实施例，以使得本领域技术人员能够实施主题。应理解，尽管有所不同，但多个实施例不一定是相互排斥的。例如，在不脱离所要求的主题的精神和范围的情况下，本文结合一个实施例说明的具体特征、结构或特性可以在其他实施例中实现。本说明书中对“一个实施例”或“实施例”的提及表示结合这个实施例说明的具体特征、结构或特性包括在包含于本专利技术中的至少一个实现方式中。因此，短语“一个实施例”或“在实施例中”的使用不一定指代相同的实施例。另外，应理解，在不脱离所要求的主题的精神和范围的情况下，可以修改在每一个公开的实施例中的个体元件的位置或布置。因此，以下详细说明不应以限制性意义来理解，主题的范围仅由适当解释的所附权利要求连同所附权利要求对其享有权利的全部等价范围来定义。在附图中，相似的附图标记在几个附图中指代相同的或相似的元件或功能，本文所示的元件相互之间不一定是按照比例的，而是可以放大或缩小个体元件，以便更易于理解本说明书的上下文中的元件。图1示出了存储器阵列100，出于举例说明的目的，其包括存储器单元110「1109的3x3阵列，图2示出了单个存储器单元110 (类似于图1的存储器单元IlO1-1lO9中的任意一个)。每一个存储器单元(110和IlO1-1lO9)都可以包括相变存储器元件120和双向阈值开关130。存储器阵列100可以包括列线ISO1USO2和1503 (图2中示出为元件150)和行线HO1^HO2和1403 (图2中示出为元件140)，用以在写或读操作过程中选择阵列的一个特定存储器单元。列线150,150^1502 1503与行线140、14(^、1402和1403也可以称为“地址线”，因为这些线可以用于在编程或读取过程中对存储器单元IiOUIO1-1IO9进行寻址。列线150,150^1502和1503也可以称为“位线”，行线HiKHOpHO2和1403也可以称为“字线”。此外，应理解，图1的3x3阵列仅是示例性的，且可以是任何适当的大小(即，任意数量的存储器单元)。相变存储器元件120可以通过双向阈值开关130连接到列线150,150^15(^和1503，并可以耦合到行线140、1403。每一个双向阈值开关130都可以串联连接到每一个相变存储器元件120，并可以用于在每一个相变存储器元件120的编程或读取过程中寻址每一个相变存储器元件120。当选择了特定存储器单元(例如，图2的存储器单元110)时，电压可以被施加到其相关联的列线(例如，图2的元件150)和行线(例如，图2的元件140)，用以横跨存储器单元施加电压。应理解，每一个双向阈值开关130都可以位于每一个相变存储器元件120与列线150,15(^15(^和1503之间，其中每一个相变存储器元件120都可以耦合到行线140,140^14(^和1403。还应理解，在每一个存储器单元IiOUIO1-1IO9中可以使用多于一个的双向阈值开关130。相变存储器元件120基于相变材料层的相位变化特性而操作，相变材料层介于上电极和下电极之间(在下电极与相变层之间具有电阻加热元件)(未示出)。随着施加了电流，由于电阻加热元件所产生的热量(借助焦耳效应)，相变材料层经历了在非晶态与晶态之间的相位变化。非晶态的相变材料元件120的比电阻高于晶态的相变材料元件120的比电阻。因此，在读模式中，感测流过相变材料元件102的电流确定了存储的信息具有“I”还是“O”的逻辑值。相变存储器元件120可以包括硫族化物层，在其中作为相变元件。硫族化物层可以包括周期表的VI族的元素(例如，硒(Se )、碲(Te )等)，常常与IV和V族元素(例如，锗(Ge)、砷(As)、铺(Sb)等)组合。本领域技术人员会理解，可以分别通过产生字线和位线信号的字线和位线驱动器来访问相变存储器单元(例如，IiOUIO1-1IO9X电流相位存储器阵列可以包括字线驱动器和位线驱动器，其每一个都使用两个或更多个晶体管来驱动到字线或位线的禁用电压或选择电压(取决于选择哪一个交叉点相变存储器元件)。然而，由于为了更高的效率和成本降低而按比例缩小了相变存储器阵列，就必须缩小驱动器以将CMOS区保持在小的存储器结构下面。使用具有两个或更多个晶体管的现有字线和位线驱动器设计，就变得难以充分地按比例缩小晶体管尺寸以将存储器区与CMOS区保持为彼此相当。本说明书的实施例涉及地址线驱动器和非易失性存储器器件的操作。在至少一个实施例中，单个晶体管可以用于驱动每一条地址线，或者是字线或者是位线。可以在不同时刻，通过这些单个晶体管器件来驱动禁用电压和选择电压，这可以借助引入用于地址线(即，字线和位线)的奇数和偶数指定标识(designation)来实现。在一个操作实施例中，可以将所选择的地址线驱动到选择电压，使得具有与所选择的地址线相同的奇数或偶数指定标识的地址线浮置。将不同于所选择的地址线的奇数或偶数指定标识的地址线驱动到禁用电压。相邻禁用地址线可以充当对所选择的地址线的屏蔽线，这可以避免由在一些相变存储器单元上的浮置条件造成的失效(misfiring),如本领域技术人员会理解的。借助于将地址线驱动器所需的晶体管数量减少到每一个为一个晶体管，根据本公开内容，可以使得在存储器结构下面的CMOS区更小。图3示出了字线驱动器200，其具有两个晶体管结构局部字线驱动器202n m (其中，η是存储器阵列的本文档来自技高网...

【技术保护点】
一种非易失性存储器，包括至少一个单个晶体管驱动器，所述至少一个单个晶体管驱动器适于在不同时刻发送地址线选择信号和地址线禁用信号。

【技术特征摘要】
【国外来华专利技术】2011.03.18 US 13/051,8001.一种非易失性存储器，包括至少一个单个晶体管驱动器，所述至少一个单个晶体管驱动器适于在不同时刻发送地址线选择信号和地址线禁用信号。2.根据权利要求1所述的非易失性存储器，其中，所述至少一个单个晶体管驱动器是至少一个单个晶体管局部字线驱动器。3.根据权利要求2所述的非易失性存储器，其中，所述至少一个单个晶体管局部字线驱动器包括多个单个晶体管局部字线驱动器，所述多个单个晶体管局部字线驱动器交替地耦合到字线奇数选择信号和字线偶数选择信号。4.根据权利要求2所述的非易失性存储器，其中，所述至少一个单个晶体管局部字线驱动器包括单个NMOS场效应晶体管字线驱动器。5.根据权利要求2所述的非易失性存储器，其中，所述至少一个单个晶体管局部字线驱动器包括单个PMOS场效应晶体管字线驱动器。6.根据权利要求2所述的非易失性存储器，进一步包括全局字线驱动器，所述全局字线驱动器适于产生全局字线偶数信号和全局字线奇数信号。7.根据权利要求1所述的非易失性存储器，其中，所述至少一个单个晶体管驱动器是单个晶体管位线驱动器。8.根据权利要求7所述的非易失性存储器，其中，所述至少一个单个晶体管局部位线驱动器包括多个单个晶体管局部位线驱动器，所述多个单个晶体管局部位线驱动器交替地耦合到位线奇数选择信号和位线偶数选择信号。9.根据权利要求7所 述的非易失性存储器，其中，所述至少一个单个晶体管位线驱动器包括单个PMOS场效应晶体管位线驱动器。10.根据权利要求7所述的非易失性存储器，其中，所述至少一个单个晶体管位线驱动器包括单个NMOS场效应晶体管位线驱动器。11.根据权利要求7所述的非易失性存储器，进一步包括全局位线驱动器，所述全局位线驱动器适于产生全局字线偶数信号和全局字线奇数信号。12.一种用于对非易失性存储器单元进行编程的方法，包括: 向地址线分配交替的奇数指定标识和偶数指定标识； 将所选择的地址线驱动到选择电压； 使得具有与所选择的地址线相同的奇数指定标识或偶数指定标识的剩余地址线浮置；以及 将具有与所选择的地址线指定标识不同的奇数指定标识或偶数指定标识的地址线驱动到禁用电压。13.根据权利要求12所述的方法，其中: 向地址线分配交替的奇数指定标识和偶数指定标识包括向字线分配交替的奇数指定标识和偶数指定标识； 将所选择的地址线驱动到选择电压包括将所选择的字线驱动到选择电压； 使得具有与所选择的地址线相同的奇数指定标识或偶数指定标识的剩余地址线浮置包括使得具有与所选择的字线...

【专利技术属性】
技术研发人员：R·W·曾，D·考，
申请(专利权)人：英特尔公司，
类型：
国别省市：