支持乱序的自路由Omega网络结构制造技术

本发明专利技术公开了一种支持乱序的自路由Omega网络结构，用于实现多输入与多输出两组节点之间数据传输，其特征是：以路由器为Omega网络的构成单元；N×N的Omega网络有log2N级，相邻级间通过均匀洗牌模式进行连接，每级有N/2个路由器。本发明专利技术用路由器代替原有Omega网络中的2×2开关，相互连接的路由器之间由握手信号自行完成数据传输，不再需要单独的计算模块和控制模块，简化了原有Omega网络在传输数据时的控制复杂度。

Support arbitrary routing self routing Omega network structure

The invention discloses a self routing Omega network support out of order, for the realization of multi input and multi output data transmission between two nodes, which is characterized in that the router as the element of Omega network; N * N Omega network log2N, adjacent level through uniform shuffle mode to connect each the level of N/2 routers. The present invention is replaced by the original router in the Omega network 2 x 2 switches connected by a router to complete the handshake signal data transmission, calculation module and control module no longer need to separate, to simplify the control of original Omega network in the transmission of data complexity.

【技术实现步骤摘要】
支持乱序的自路由Omega网络结构
本专利技术属于互联网络的硬件电路设计领域。
技术介绍
在硬件电路的设计中，为了实现并行体系结构，常常会遇到多输入与多输出两组结点之间信息的交换的电路。如果采用全互联的静态网络结构，则需要多个多路选择器实现。例如NXN的网络，最简单的方式是利用N个N路选择器来实现。显然，这种方式不仅消耗大量的资源也带来了很大的路径延时。所以为了便于硬件实现，需要高速的、可扩展的、算法适应性好的互连结构的支持。基于构造成本和复杂性考虑，多级互连网络成为并行系统中通常采用的一种互连结构。Omega网络是多级互连网络中采用较多的一种。下面介绍简单omega网络的结构和特点。Omega网络简介:Omega网络是一种多级动态互连网络，区别于超立方体等为代表的静态拓扑构成的网络，Omega网络不采用固定连接，而是沿着连接通路使用开关与仲裁器以提供动态连接特性。简单Omega网络的构成单元是2X2开关,一个N输入的Omega网络通常需要1g2N级，级间通过均匀洗牌模式连接，每级N/2个，共N*log2N/2个2X2开关。网络通过检查数据包所携带的目的地址编码来控制数据包的传输路径。目的地址编码从高位开始的第i位为O时，第i级的2X2开关输入端口与上输出端口连接，否则与下输出端口连接。Omega网络的阻塞问题:Omega网络能够实现任意一个输入端口到任意一个输出端口的连接,但不能同时实现多个输入端口到多个输出端口的连接。当某一级上的同一开关的两个输入端口请求的是同一个输出端口时，则该开关出现阻塞状况，所以omega网络无法保证每次传输都被完全通过。Omega网络的无阻塞方案:Omega网络是一种阻塞网络，目前解决阻塞的方案有两种:一种是采用多次通过的方法，把所有的传输任务分为若干批，依次通过，但是规模为N=2k的Omega网络实现非阻塞连接最多需要通过的次数为k次，这样会造成有效通讯频带宽将降低为原来的Ι/k。另一种是采用多一倍的器件，配合较复杂的寻径算法，一次通过任意的N输入对N输出的数据传输。已有的Omega网络的硬件电路:基于上述方案的硬件电路实现都需要复杂的计算和控制。目前Omega网络的硬件电路从功能角度把整个Omega网络分为了专门为连通服务的连接模块和专门为计算服务的计算模块。节点的数据信号都通过连接模块传输，而提交的请求、返回状态和地址等控制信息都交给计算模块处理，计算模块通过开关设置与连接模块相联系。计算模块处理完命令以后，控制连接模块的数据通道，用于数据的传输。
技术实现思路
本专利技术为解决上述现有技术所存在的不足之处，提供一种用于实现多输入与多输出两组节点之间数据传输的支持乱序的自路由Omega网络结构。本专利技术为解决技术问题采用如下技术方案:本专利技术支持乱序的自路由Omega网络结构，用于实现多输入与多输出两组节点之间数据传输，其结构特点是:以路由器为Omega网络的构成单元；一个具有N个输入端口和N个输出端口的NXN的Omega网络有1g2N级，其中1g2N为整数，在所述1g2N级中，从左到右分别定义为第一级、第二级，……，第1g2N级，相邻级间通过均匀洗牌模式进行连接，每级有N/2个路由器；N个输出端口以0、1、2……N的自然数进行排序，每一个输出端口以其排序所对应的1g2N位的二进制编码作为端口地址；网络传输的数据包携带有1g2N位的目的地址，所述目的地址与该数据包所要传出到的输出端口的端口地址相对应；设置所述路由器的结构形式为:每个路由器分别具有上输入端口、下输入端口两个输入端口，以及上输出端口和下输出端口两个输出端口 ；每个路由器内部设有上通道、下通道两个通道和判断数据包携带的目的地址的仲裁器，每个通道由一级缓存、二级缓存和多路选择器组成，所述上通道由上通道的一级缓存、上通道的二级缓存和上通道多路选择器组成，所述下通道由下通道的一级缓存、下通道的二级缓存和下通道多路选择器组成；所述上输入端口通过上通道与两个输出端口连通；所述下输入端口通过下通道与两个输出端口连通；本专利技术支持乱序的自路由Omega网络结构是按如下方式进行数据传输:a、单个数据包Dl从Omega网络的任意输入端口传入该输入端口所对应通道的一级缓存中，该路由器的仲裁器判断数据包Dl携带的目的地址的最高位并结合该路由器两个二级缓存中存储数据包的情况以及输出端口的占据情况对数据包Dl进行操作:al、当数据包Dl的目的地址的最高位为0，且该路由器的上通道的二级缓存和下通道的二级缓存中未存有目的地址最高位为O的数据包时:若该路由器的上输出端口未被占据，则仲裁器从数据包Dl中移除所述目的地址的最高位，以移除最高位后的目的地址作为数据包Dl在下一级中的目的地址并向上通道多路选择器发送选通信号，数据包从路由器的上输出端口传出到下一级的路由器；若该路由器的上输出端口被一数据包占据，则仲裁器将数据包Dl存入该通道的二级缓存中，待占据该上输出端口的数据包传出后，仲裁器从数据包Dl中移除所述目的地址的最高位，以移除最高位后的目的地址作为数据包Dl在下一级中的目的地址并向上通道多路选择器发送选通信号，数据包从路由器的上输出端口传出到下一级的路由器；a2、当数据包Dl的目的地址的最高位为0，且该路由器的上通道的二级缓存或下通道的二级缓存中存有目的地址最高位为O的数据包时:若路由器的上输出端口未被占据，则仲裁器按存于二级缓存中的目的地址最高位为O的数据包、数据包Dl的优先顺序依次进行数据传送；若路由器的上输出端口被占据，则仲裁器按占据上输出端口的数据包、存于二级缓存中的目的地址最高位为O的数据包、数据包Dl的优先顺序依次进行数据传送；若路由器的上通道的二级缓存和下通道的二级缓存中同时存有目的地址最高位为O的数据包，存于上通道的二级缓存中的目的地址最高位为O的数据包优先与存于下通道的二级缓存中的目的地址最高位为O的数据包被传输；a3、当数据包Dl的目的地址的最高位为1，且该路由器的上通道的二级缓存和下通道的二级缓存中未存有目的地址最高位为I的数据包时:若路由器的下输出端口未被占据，则仲裁器从数据包Dl中移除所述目的地址的最高位，以移除最高位后的1g2N-1位的目的地址作为数据包Dl在第二级中的目的地址并向上通道多路选择器发送选通信号，数据包从路由器的下输出端口传出到第二级的路由器；若该路由器的下输出端口被一数据包占据，则仲裁器将数据包Dl存入该通道的二级缓存中，待占据该下输出端口的数据包传出后，仲裁器从数据包Dl中移除所述目的地址的最高位，以移除最高位后的1g2N-1位的目的地址作为数据包Dl在第二级中的目的地址并向上通道多路选择器发送选通信号，数据包从路由器的上输出端口传出到第二级的路由器；a4、当数据包Dl的目的地址的最高位为1，且该路由器的上通道的二级缓存或下通道的二级缓存中存有目的地址最高位为I的数据包时:若路由器的下输出端口未被占据，则仲裁器按存于二级缓存中的目的地址最高位为I的数据包、数据包Dl的优先顺序依次进行数据传输；若路由器的下输出端口被占据，则仲裁器按占据下输出端口的数据包、存于二级缓存中的目的地址最高位为I的数据包、数据包Dl的优先顺序依次进行数据传输；若路由器的上通道的二级缓存和下通道的二级缓存中同本文档来自技高网...

【技术保护点】
一种支持乱序的自路由Omega网络结构，用于实现多输入与多输出两组节点之间数据传输，其特征是：以路由器为Omega网络的构成单元；一个具有N个输入端口和N个输出端口的N×N的Omega网络有log2N级，其中log2N为整数，在所述log2N级中，从左到右分别定义为第一级、第二级，……，第log2N级，相邻级间通过均匀洗牌模式进行连接，每级有N/2个路由器；N个输出端口以0、1、2……N的自然数进行排序，每一个输出端口以其排序所对应的log2N位的二进制编码作为端口地址；网络传输的数据包携带有log2N位的目的地址，所述目的地址与该数据包所要传出到的输出端口的端口地址相对应；设置所述路由器的结构形式为：每个路由器分别具有上输入端口、下输入端口两个输入端口，以及上输出端口和下输出端口两个输出端口；每个路由器内部设有上通道、下通道两个通道和判断数据包携带的目的地址的仲裁器，每个通道由一级缓存、二级缓存和多路选择器组成，所述上通道由上通道的一级缓存、上通道的二级缓存和上通道多路选择器组成，所述下通道由下通道的一级缓存、下通道的二级缓存和下通道多路选择器组成；所述上输入端口通过上通道与两个输出端口连通；所述下输入端口通过下通道与两个输出端口连通；...

【技术特征摘要】
1.一种支持乱序的自路由Omega网络结构，用于实现多输入与多输出两组节点之间数据传输，其特征是:以路由器为Omega网络的构成单元；一个具有N个输入端口和N个输出端口的NXN的Omega网络有1g2N级，其中1g2N为整数，在所述1g2N级中，从左到右分别定义为第一级、第二级，……，第1g2N级，相邻级间通过均匀洗牌模式进行连接，每级有N/2个路由器；N个输出端口以0、1、2......N的自然数进行排序，每一个输出端口以其排序所对应的1呢#位的二进制编码作为端口地址；网络传输的数据包携带有1g2N位的目的地址，所述目的地址与该数据包所要传出到的输出端口的端口地址相对应； 设置所述路由器的结构形式为:每个路由器分别具有上输入端口、下输入端口两个输入端口，以及上输出端口和下输出端口两个输出端口 ；每个路由器内部设有上通道、下通道两个通道和判断数据包携带的目的地址的仲裁器，每个通道由一级缓存、二级缓存和多路选择器组成，所述上通道由上通道的一级缓存、上通道的二级缓存和上通道多路选择器组成，所述下通道由下通道的一级缓存、下通道的二级缓存和下通道多路选择器组成；所述上输入端口通过上通道与两个输出端口连通；所述下输入端口通过下通道与两个输出端口连通；2.根据权利要求1所述的支持乱序的自路由Omega网络结构，其特征是按如下方式进行数据传输: a、单个数据包Dl从Omega网络的任意输入端口传入该输入端口所对应通道的一级缓存中，该路由器的仲裁器判断数据包Dl携带的目的地址的最高位并结合该路由器两个二级缓存中存储数据包的情况以及输出端口的占据情况对数据包Dl进行操作: al、当数据包Dl的目的地址的最高位为0，且该路由器的上通道的二级缓存和下通道的二级缓存中未存有目的地址最高位为O的数据包时: 若该路由器的上输出端口未被占据，则仲裁器从数据包Dl中移除所述目的地址的最高位，以移除最高位后的目的地址作为数据包Dl在下一级中的目的地址并向上通道多路选择器发送选通信号，数据包从路由器的上输出端口传出到下一级的路由器； 若该路由器的上输出端口被一数据包占据，则仲裁器将数据包Dl存入该通道的二级缓存中，待占据该上输出端口的数据包传出后，仲裁器从数据包Dl中移除所述目的地址的最高位，以移除最高位后的目的地址作为数据包Dl在下一级中的目的地址并向上通道多路选择器发送选通信号，数据包从路由器的上输出端口传出到下一级的路由器； a2、当数据包Dl的目的地址的最高位为0，且该路由器的上通道的二级缓存或下通道的二级缓存中存有目的地址最高位为O的数据包时: 若路由器的上输出端口未被占据，则仲裁器按存于二级缓存中的目的地址最高位为O的数据包、数据包Dl的优先顺序依次进行数据传送；若路由器的上输出端口被占据，则仲裁器按占据上输出端口的数据包、存于二级缓存中的目的地址最高位为O的数据包、数据包Dl的优...

【专利技术属性】
技术研发人员：宋宇鲲，张多利，杜高明，何靖，
申请(专利权)人：合肥工业大学，
类型：发明
国别省市：