数据加解密方法及系统技术方案

技术编号:9572092 阅读:96 留言:0更新日期:2014-01-16 04:45
本发明专利技术提供了一种数据加解密方法及系统,该系统包括总线从处理模块、FSM控制模块、总线主处理模块、密码流产生装置和计算模块,其中,总线从处理模块用于保存控制信息和密钥;该FSM控制模块,用于控制总线从处理模块接收外部发送的控制信息和密钥,向自己发送该控制信息;以及,向密码流产生装置发送参数,向总线主处理模块发送获得待处理数据对应的控制信息;总线主处理模块,用于从外部存储器获得待处理数据,以及将处理后数据写到外部存储器中;密码流产生装置,用于产生与待处理数据匹配的密码流;计算模块,用于对获得的待处理数据和密码流进行异或操作,并向总线主处理模块发送处理后数据。本发明专利技术存取数据快,加解密效率高,功耗低。

【技术实现步骤摘要】
数据加解密方法及系统
本专利技术涉及移动通信领域,尤其涉及一种数据加解密方法及系统。
技术介绍
无线通信系统正广泛应用于语音、数据等各种类型的通信中,对所传输的数据进行加密是ー种保护数据安全、防止非授权访问的有效手段。全球移动通讯系统(GSM)采用了 A5/l、A5/2、A5/3加密算法对语音数据进行加密;宽带码分多址(WCDMA)通信系统采用F8算法对数据进行加密。在长期演进(LTE)通信系统中,为满足高速、安全的数据传输,出现了基于祖冲之(ZUC)的演进的加密算法3 (EvolvedEncryption Algonthm3, EEA3)加密算法。EEA3加密算法是祖冲之算法集之一,祖冲之算法集是由中国学者自主设计的加密和完整性算法,包括ZUC算法、加密算法128-EEA3和完整性算法128-EIA3,其中ZUC算法的名字源于我国古代数学家祖冲之,是ー种流密码算法。它是另外两个算法的核心。这套算法集已经被国际组织第三代合作伙伴计划组织(3rd Generation Partnership Project,3GPP)认可为LTE无线通信的第三套国际加密和完整性标准的算法。ZU本文档来自技高网...
数据加解密方法及系统

【技术保护点】
一种数据加解密系统,其特征在于,该系统包括:总线从处理模块,用于保存来自外部的控制信息和产生密码流所需的密钥,所述控制信息包括产生密码流所需的参数、待处理数据的源地址、待处理数据的长度和处理后数据的目的地址;以及,根据有限状态机(FSM)控制模块发送的第一读取控制信号向所述FSM控制模块发送所述控制信息和根据所述FSM控制模块发送的第二读取控制信号向密码流产生装置发送所述密钥;所述FSM控制模块,用于控制所述总线从处理模块接收外部发送的所述控制信息和所述密钥,向所述总线从处理模块发送所述第一读取控制信号和所述第二读取控制信号,接收所述总线从处理模块发送的所述控制信息;以及,向所述密码流产生装置...

【技术特征摘要】
1.一种数据加解密系统,其特征在干,该系统包括: 总线从处理模块,用于保存来自外部的控制信息和产生密码流所需的密钥,所述控制信息包括产生密码流所需的參数、待处理数据的源地址、待处理数据的长度和处理后数据的目的地址;以及,根据有限状态机(FSM)控制模块发送的第一读取控制信号向所述FSM控制模块发送所述控制信息和根据所述FSM控制模块发送的第二读取控制信号向密码流产生装置发送所述密钥; 所述FSM控制模块,用于控制所述总线从处理模块接收外部发送的所述控制信息和所述密钥,向所述总线从处理模块发送所述第一读取控制信号和所述第二读取控制信号,接收所述总线从处理模块发送的所述控制信息;以及,向所述密码流产生装置发送所述參数和第一控制信号,向所述总线主处理模块发送所述待处理数据的源地址、待处理数据的长度、处理后数据的目的地址和第二控制信号; 总线主处理模块,用于接收所述FSM控制模块发送的所述待处理数据的源地址、待处理数据的长度、所述处理后数据的目的地址和所述第二控制信号,根据所述待处理数据的源地址、待处理数据的长度和所述第二控制信号从外部存储器获得待处理数据,根据所述目的地址和所述第二控制信号将处理后数据写到所述外部存储器中; 密码流产生装置,用于接收所述FSM控制模块发送的所述參数和第一控制信号以及所述总线从处理模块发送的所述密钥,根据所述參数、所述密钥和所述第一控制信号产生与所述待处理数据匹配的密码流; 计算模块,用于从所述总线主处理模块获得所述待处理数据,从所述密码流产生装置获得密码流,对所述待处理数据和所述密码流进行异或操作,并向所述总线主处理模块发送进行异或操作后的所述处理后数据。2.根据权利要求1所述的系统,其特征在于: 所述总线从处理模块采用的是`高性能总线(AHB)从接ロ ;或者 所述总线主处理模块采用的是高级可扩展(AXI)主接ロ或AHB主接ロ。3.根据权利要求1所述的系统,其特征在于: 所述总线主处理模块包括输入缓存和输出缓存; 所述总线主处理模块,具体用于:根据所述源地址、所述待处理数据的长度和所述第二控制信号从外部存储器将所述待处理数据读入所述输入缓存中;根据所述目的地址和所述第二控制信号从所述输出缓存中将所述处理后数据写到所述外部存储器中。4.根据权利要求3所述的系统,其特征在于: 所述计算模块,具体用于以字节为单位分组进行异或操作,并向所述输出缓存发送异或操作后的所述处理后数据。5.根据权利要求3所述的系统,其特征在于: 所述FSM控制模块,具体用于根据所述控制...

【专利技术属性】
技术研发人员:万贤明冯奎景
申请(专利权)人:中兴通讯股份有限公司
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1