具有U形管状沟道的无PN结晶体管及其制造方法技术

本发明专利技术公开了一种具有U形管状沟道的无PN结晶体管及其制造方法，在SOI晶圆表面的晶圆氧化层上方形成具有三维几何特征的U形管状沟道的硅体、U形管状沟道的硅体的表面形成的具有三维几何特征的二氧化硅绝缘层、绝缘层表面形成的具有三维几何特征的栅电极、以及在U形管状沟道的硅体两端的垂直沟道部分的上表面形成源电极和漏电极。由于U形管状沟道的硅体的内部具有统一的掺杂类型，因而无需形成PN结。从晶圆表面俯视观看，栅电极呈汉字“日”字型。本发明专利技术具有集成度高、工艺简单等优点，适合于深纳米级集成电路的制造，适于推广应用。

【技术实现步骤摘要】
具有U形管状沟道的无PN结晶体管及其制造方法
[0001 ] 本专利技术涉及超大规模集成电路制造领域，涉及一种适用于超高集成度集成电路制造的一种具有三维U形管状沟道的基于SOI晶圆的无PN结型绝缘栅场效应晶体管的结构及其制造方法。
技术介绍
传统的平面结构MOSFETs器件当沟道长度减小至100纳米以下时，所引发的短沟道效应对其工作性能会产生严重影响。而基于多栅结构的MOSFET器件，因其栅电极作用于沟道区域的多个方向，使得自由电荷数量被更有效的加以控制，因而对比传统的平面结构，更好地控制源/漏电场向沟道区的穿透，部分抑制了由于栅极长度减小所带来的短沟道效应。同时，由尺寸减小所带来的另一负面效应，是对于短沟道器件需要极陡的源极和漏极结的形成，这使得在几个纳米的距离内要实现多个数量级的浓度差，这样的浓度梯度对于掺杂和热处理工艺有极高的要求。通过在SOI晶圆上制成的无源/漏PN结的场效应晶体管可有效解决上述问题，其采用多子导通，器件的阻断是通过栅极的控制，由于硅薄膜足够薄，可通过对栅极加反向偏压，将沟道区域的多子耗尽，从而实现器件的阻断状态。随着栅极偏压的增大，沟道区域的多子耗尽解除，并在界面处形成多子积累以实现器件的开启。为提高这种无PN结场效应晶体管的工作特性，一方面需要将这种晶体管的硅体薄膜厚度做得足够薄以使得沟道区域的多子易于被耗尽，另一方面需要栅极对沟道电势具有更强的控制能力以实现更好的转移特性。综上，多栅极技术和无PN结技术改善了亚100纳米级MOSFETs器件的性能和工艺。然而，当物理沟道长度进一步缩减至20nm以下时，多栅结构的MOSFETs器件克服短沟道效应的能力也会明显下降。
技术实现思路
专利技术目的 本专利技术涉及一种具有U形管状沟道的无PN结晶体管及其制造方法，其目的是提供一种适用于高性能、深纳米级高集成度集成电路的具有三维U形管状沟道的基于SOI晶圆的无PN结型绝缘栅场效应晶体管结构及其制造方法。技术方案 本专利技术是通过以下技术方案来实现的: 一种具有U形管状沟道的无PN结晶体管，包括晶圆氧化层，其特征在于:S0I晶圆的晶圆氧化层上方为具有U形管状沟道的硅体，具有U形管状沟道的硅体的表面为二氧化硅绝缘层，二氧化硅绝缘层表面为栅电极，在具有U形管状沟道的硅体的两端分别为源电极和漏电极。与源电极和漏电极欧姆接触的具有U形管状沟道的硅体的两端、以及具有U形管状沟道的硅体的内部具有统一的掺杂类型，而无需形成PN结。栅电极包围具有U形管状沟道的硅体的全周，栅电极的结构呈汉字“日”字型。—种如上所述具有U形管状沟道的无PN结晶体管的制造方法，其特征在于:该方法步骤如下: 步骤一、首先提供一杂质浓度在IXlO15 cm_3?5X1019 cm_3之间的N型SOI晶圆，对N型SOI硅片的表面硅薄膜厚度进行减薄； 步骤二、刻蚀出带两个凸起部分的硅薄膜样式，其中两个凸起部分用以形成垂直沟道区域； 步骤三、进一步刻蚀出有三维结构特征的具有U形管状沟道的硅体，从步骤二到步骤三，被刻蚀掉部分为后续步骤生成的二氧化硅绝缘层、栅电极及器件单元之间的阻挡介质层的形成预留出空间； 步骤四、通过氧化，在具有U形管状沟道的硅体表面形成二氧化硅层，此时步骤三所形成的U形管状沟道的硅体完全被二氧化硅层所包裹； 步骤五、在步骤四的基础上淀积多晶硅，通过抛平表面去掉位于具有U形管状沟道的硅体的垂直沟道部分的上表面以上所形成的二氧化硅层和多晶硅层，使具有U形管状沟道的硅体和二氧化硅绝缘层露出上表面；并去掉位于器件周围的部分多晶硅层，为器件单元之间的阻挡介质层预留空间；通过磷或砷的低能条件下的离子注入，在垂直沟道两端表面形成高浓度的N型区域，使其浓度值为I X IO20 cm—3或更高； 步骤六、淀积绝缘介质，包覆栅电极并形成器件单元之间阻挡介质层，形成源、漏接触孔并注入金属以形成源电极和漏电极，最终生成器件。优点及效果 本专利技术具有如下优点及有益效果: 本专利技术提出一种具有三维U形管状沟道的基于SOI晶圆的无PN结型绝缘栅场效应晶体管，在不降低器件工作特性的前提下，实现器件水平方向物理栅极长度可进一步减小。所专利技术的U形管状沟道结构，在不占用更多芯片面积的前提下，有效延长沟道的实际长度，并在纵向空间上利用源、漏极电极的下方的几何空间生成控制U形管状沟道的垂直沟道部分的栅电极。因此可以实现适用于具有高性能的深纳米级高集成电路单元。【附图说明】图1是本专利技术三维立体结构示意图； 图2是本专利技术的三维立体半剖面图； 图3是剥离栅电极之后的三维立体半剖面图； 图4是本专利技术的二维平面俯视图； 图5是本专利技术实施例一的流程图； 图6-图10是本专利技术实施例一各步骤器件结构图，其中: 图6为步骤一的器件结构图； 图7为步骤二的器件结构图； 图8为步骤三的器件结构图； 图9为步骤四的器件结构图； 图10是步骤五的器件结构图。附图标记说: 1、晶圆氧化层；2、具有U形管状沟道的硅体；3、二氧化硅绝缘层；4、栅电极；5、源电极；6、漏电极。【具体实施方式】本专利技术是一种具有三维U形管状沟道的无PN结绝缘栅晶体管，在不降低器件工作特性的前提下，实现器件水平方向物理栅极长度可进一步减小。所专利技术的U形管状沟道结构，在不占用更多芯片面积的前提下，有效延长沟道的实际长度，并在纵向空间上利用源、漏极电极的下方的几何空间生成控制U形管状沟道的垂直沟道部分的栅电极。因此可以实现适用于具有高性能的深纳米级高集成电路单元。一种具有U形管状沟道的无PN结晶体管，包括晶圆氧化层1，其特征在于:S0I晶圆的晶圆氧化层I上方为具有U形管状沟道的硅体2，具有U形管状沟道的硅体2的表面附有二氧化硅绝缘层3，二氧化硅绝缘层3表面附有栅电极4，在具有U形管状沟道的硅体2的两端分别为源电极5和漏电极6。与源电极5或漏电极6欧姆接触的具有U形管状沟道的硅体2的两端，以及具有U形管状沟道的硅体2的内部具有统一的掺杂类型，而无需形成PN结。二氧化硅绝缘层3表面形成的栅电极4包围具有U形管状沟道的硅体2的全周，从晶圆表面俯视，栅电极4的结构呈汉字“日”字型。下面结合附图对本专利技术做进一步的说明: 以N型掺杂的具有三维U形管状沟道的基于SOI晶圆的无PN结型绝缘栅场效应晶体管结构为例，如图1所示，在SOI晶圆的晶圆氧化层I的上方的硅薄膜层上通过刻蚀等工艺，在晶圆的垂直方向上形成具有U形管状沟道的硅体2，并在具有U形管状沟道的硅体2的周围及表面形成二氧化硅绝缘层3，再在二氧化硅绝缘层3的表面淀积多晶硅生成栅电极4，具有U形管状沟道的硅体2两端的上表面分别生成源电极5和漏电极6。图2和图3分别为用于进一步说明具本专利技术晶体管内部结构的三维立体半剖面图和剥离栅电极之后的三维立体半剖面图。从图2和图3可以清楚地看到位于栅电极4下方的具有U形管状沟道的硅体2的具体结构样式，从图3可以更清楚地看到在具有U形管状沟道的硅体2的表面周围所生成的二氧化硅绝缘层3的具体样式。图4为本专利技术的二维平面俯视图。从图4可以看出，对比于传统MOSFETs器件，所提出的新型器件并没有额外地增加芯片面积，其水平方向的栅极部分长度和传统平面MOSFETs器件相当，但由于其在源电极5及漏电极6所本文档来自技高网...

【技术保护点】
一种具有U形管状沟道的无PN结晶体管，包括晶圆氧化层（1），其特征在于：SOI晶圆的晶圆氧化层（1）上方为具有U形管状沟道的硅体（2），具有U形管状沟道的硅体（2）的表面为二氧化硅绝缘层（3），二氧化硅绝缘层（3）表面为栅电极（4），在具有U形管状沟道的硅体（2）的两端分别为源电极（5）和漏电极（6）。

【技术特征摘要】
1.一种具有U形管状沟道的无PN结晶体管，包括晶圆氧化层(1)，其特征在于:SOI晶圆的晶圆氧化层(I)上方为具有U形管状沟道的硅体(2)，具有U形管状沟道的硅体(2)的表面为二氧化硅绝缘层(3)，二氧化硅绝缘层(3)表面为栅电极(4)，在具有U形管状沟道的硅体(2)的两端分别为源电极(5)和漏电极(6)。2.根据权利要求1所述具有U形管状沟道的无PN结晶体管，其特征在于:与源电极(5)和漏电极(6)欧姆接触的具有U形管状沟道的硅体(2)的两端、以及具有U形管状沟道的硅体(2 )的内部具有统一的掺杂类型，而无需形成PN结。3.根据权利要求1所述具有U形管状沟道的无PN结晶体管，其特征在于:栅电极(4)包围具有U形管状沟道的硅体(2)的全周，栅电极(4)的结构呈汉字“日”字型。4.一种如上所述具有U形管状沟道的无PN结晶体管的制造方法，其特征在于:该方法步骤如下: 步骤一、首先提供一杂质浓度在IXlO15 cm_3?5X1019 cm_3之间的N型SOI晶圆，对N型SOI硅片的表面硅薄膜厚度进行减薄； 步骤二、刻蚀出带两个...

【专利技术属性】
技术研发人员：靳晓诗，刘溪，揣荣岩，
申请(专利权)人：沈阳工业大学，
类型：发明
国别省市：