薄膜晶体管及其制作方法、修复方法和阵列基板技术

本发明专利技术实施例公开了一种薄膜晶体管及其制作方法、修复方法和阵列基板，涉及显示技术领域，解决了薄膜晶体管经修复后不能正常工作，以及包括该薄膜晶体管的阵列基板经修复后像素单元成为暗点，影响阵列基板良品率的技术问题。该薄膜晶体管包括：栅极、栅极绝缘层、有源层、源极和漏极，所述源极包括相互独立的第一源极部和第二源极部，所述第一源极部和所述第二源极部分别与所述有源层电连接；和/或，所述漏极包括相互独立的第一漏极部和第二漏极部，所述第一漏极部和所述第二漏极部分别与所述有源层电连接。本发明专利技术还提供了一种该薄膜晶体管的制作方法、修复方法和包括该薄膜晶体管的阵列基板。

【技术实现步骤摘要】
薄膜晶体管及其制作方法、修复方法和阵列基板
本专利技术涉及显示
，尤其涉及一种薄膜晶体管及其制作方法、修复方法，以及包括该薄膜晶体管的阵列基板。
技术介绍
目前，常用的液晶显示器为主动式阵列液晶显示器，其结构主要包括阵列基板、彩膜基板以及位于两块基板之间的液晶分子层。其中，如图1、图2和图3所示，阵列基板上设置有多个像素单元，每个像素单元包括薄膜晶体管1和像素电极20。薄膜晶体管1作为控制像素电极的开关，决定像素电极20上是否施加电压，从而决定像素单元能否正常显示。薄膜晶体管1通常包括栅极12、栅极绝缘层13、有源层14和源极16、漏极17等结构。在阵列基板的制作过程中，薄膜晶体管1的源极16和漏极17在一次构图工艺中形成，源极16和漏极17之间容易出现短路现象。尤其是当阵列基板制作过程中使用灰阶或半色调掩膜板时，使用一个掩膜板经过一次曝光，并经刻蚀后，即可形成源极16、漏极17和有源层14，因此更容易出现源极16和漏极17短路的现象。专利技术人发现，现有技术中，当某个像素单元包括的薄膜晶体管1的源极16和漏极17发生短路时，常采用的修复办法为将薄膜晶体管1的源极16与数据线15相连接部分切断，使该像素单元成为暗点。上述的修复办法会导致阵列基板的良品率下降。
技术实现思路
本专利技术所要解决的技术问题在于提供一种薄膜晶体管及其制作方法、修复方法，解决了薄膜晶体管经修复后不能正常工作，以及包括该薄膜晶体管的阵列基板经修复后像素单元成为暗点，影响阵列基板良品率的技术问题。为解决上述技术问题，本专利技术实施例提供的一种薄膜晶体管采用如下技术方案：一种薄膜晶体管，包括：栅极、栅极绝缘层、有源层、源极和漏极，所述源极包括相互独立的第一源极部和第二源极部，所述第一源极部和所述第二源极部分别与所述有源层电连接；和/或，所述漏极包括相互独立的第一漏极部和第二漏极部，所述第一漏极部和所述第二漏极部分别与所述有源层电连接。所述第一源极部与所述第二源极部同层设置；所述第一漏极部与所述第二漏极部同层设置。所述源极和所述漏极同层设置，所述源极包括相互独立的第一源极部和第二源极部，所述漏极位于所述第一源极部和所述第二源极部之间。所述源极和所述漏极同层设置，所述漏极包括相互独立的第一漏极部和第二漏极部，所述第一漏极部和所述第二漏极部均位于所述第一源极部和所述第二源极部之间。所述源极和所述漏极同层设置，所述漏极包括相互独立的第一漏极部和第二漏极部，所述第一漏极部和所述第二漏极部并排设置且位于所述源极的开口内。本专利技术实施例提供的薄膜晶体管具有如上所述的结构，薄膜晶体管中的源极或者漏极包括多个相互独立的源极部或者漏极部，使得阵列基板的数据线和像素电极之间形成多个并联的导电通道，当薄膜晶体管的源极和漏极之间发生短路时，只需要将具体发生短路的导电通道切断即可实现对薄膜晶体管的修复，修复后的薄膜晶体管能够正常工作，且修复后的阵列基板上的像素单元可以正常显示，提高了阵列基板的良品率。本专利技术实施例还提供了一种阵列基板，该阵列基板包括多条栅线和多条数据线，以及由所述多条栅线和所述多条数据线限定的多个像素单元，所述像素单元包括像素电极和薄膜晶体管，所述薄膜晶体管采用如上所述的薄膜晶体管。所述薄膜晶体管的所述第一源极部和所述第二源极部分别独立地连接同一数据线；和/或所述第一漏极部和所述第二漏极部分别独立地连接同一像素电极。为了进一步解决上述技术问题，本专利技术实施例还提供了一种薄膜晶体管的制作方法，采用如下技术方案：该薄膜晶体管制作方法包括：形成包括源极和漏极的源漏极层图形，其中，所述源极包括相互独立的第一源极部和第二源极部；和/或，所述漏极包括相互独立的第一漏极部和第二漏极部。该薄膜晶体管的制作方法包括：形成栅极层薄膜，通过一次构图工艺，形成包括栅极的栅极层图形；形成栅极绝缘层；形成有源层薄膜和源漏极层薄膜，通过一次构图工艺，形成有源层和包括源极、漏极的源漏极层图形，所述源极包括与所述有源层电连接的且相互独立的所述第一源极部和所述第二源极部；和/或，所述漏极包括与所述有源层电连接的且相互独立的所述第一漏极部和所述第二漏极部；形成钝化层薄膜，通过一次构图工艺，形成包括过孔的钝化层图形；形成像素电极层薄膜，通过一次构图工艺，形成包括像素电极的像素电极层图形，所述像素电极通过所述过孔与所述漏极连接。此外，本专利技术实施例还提供了一种薄膜晶体管的修复方法，该薄膜晶体管的修复方法，用于修复薄膜晶体管的源极和漏极之间的短路，薄膜晶体管的源极包括相互独立的第一源极部和第二源极部，和/或，薄膜晶体管的漏极包括相互独立的第一漏极部和第二漏极部，所述源极连接数据线，所述漏极连接像素电极；所述修复方法包括：当所述第一源极部与所述漏极短路时，切断所述第一源极部与所述数据线的连接；当所述第二源极部与所述漏极短路时，切断所述第二源极部与所述数据线的连接；当所述第一漏极部与所述源极短路时，切断所述第一漏极部与所述像素电极的连接；当所述第二漏极部与所述源极短路时，切断所述第二漏极部与所述像素电极的连接；当所述第一源极部与所述第一漏极部短路时，切断所述第一源极部与所述数据线的连接和/或切断所述第一漏极部与所述像素电极的连接；当所述第一源极部与所述第二漏极部短路时，切断所述第一源极部与所述数据线的连接和/或切断所述第二漏极部与所述像素电极的连接；当所述第二源极部与所述第一漏极部短路时，切断所述第二源极部与所述数据线的连接和/或切断所述第一漏极部与所述像素电极的连接；当所述第二源极部与所述第二漏极部短路时，切断所述第二源极部与所述数据线的连接和/或切断所述第二漏极部与所述像素电极的连接。附图说明为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。图1为现有技术中的阵列基板的平面图；图2为现有技术中的阵列基板沿A-A’方向的局部剖面图；图3为现有技术中的阵列基板沿B-B’方向的局部剖面图；图4为本专利技术实施例中的第一种阵列基板的平面图；图5为本专利技术实施例中的第一种阵列基板沿A-A’方向的局部剖面图；图6为本专利技术实施例中的第二种阵列基板的平面图；图7为本专利技术实施例中的第二种阵列基板沿B-B’方向的局部剖面图；图8为本专利技术实施例中的第三种阵列基板的平面图；图9为本专利技术实施例中的第三种阵列基板沿A-A’方向的局部剖面图；图10为本专利技术实施例中的第三种阵列基板沿B-B’方向的局部剖面图；图11为本专利技术实施例中的第一种薄膜晶体管制作方法流程图；图12为本专利技术实施例中的第二种薄膜晶体管制作方法流程图；图13为本专利技术实施例中的第一种阵列基板的像素单元修复示意图；图14为本专利技术实施例中的第二种阵列基板的像素单元修复示意图；图15为本专利技术实施例中的第三种阵列基板的像素单元修复示意图。附图标记说明：1—薄膜晶体管；10—衬底基板；11—栅线；12—栅极；13—栅极绝缘层；14—有源层；15—数据线；16—源极；161—第一源极部；162—第二源极部；17—漏极；171—第一漏极部；172—第二漏极部；18—钝化层；19—过孔；2本文档来自技高网...

【技术保护点】
一种薄膜晶体管，包括：栅极、栅极绝缘层、有源层、源极和漏极，其特征在于，所述源极包括相互独立的第一源极部和第二源极部，所述第一源极部和所述第二源极部分别与所述有源层电连接；和/或，所述漏极包括相互独立的第一漏极部和第二漏极部，所述第一漏极部和所述第二漏极部分别与所述有源层电连接。

【技术特征摘要】
1.一种阵列基板，所述阵列基板包括多条栅线和多条数据线，以及由所述多条栅线和所述多条数据线限定的多个像素单元，所述像素单元包括像素电极和薄膜晶体管，所述薄膜晶体管，包括：栅极、栅极绝缘层、有源层、源极和漏极，其特征在于，所述源极包括相互独立的第一源极部和第二源极部，所述第一源极部和所述第二源极部分别与所述有源层电连接，所述第一源极部和所述第二源极部分别独立地连接同一数据线。2.根据权利要求1所述的阵列基板，其特征在于，所述漏极包括相互独立的第一漏极部和第二漏极部，所述第一漏极部和所述第二漏极部分别与所述有源层电连接，所述第一漏极部和所述第二漏极部分别独立地连接同一像素电极。3.根据权利要求2所述的阵列基板，其特征在于，所述第一源极部与所述第二源极部同层设置；所述第一漏极部与所述第二漏极部同层设置。4.根据权利要求1所述的阵列基板，其特征在于，所述源极和所述漏极同层设置，所述源极包括相互独立的第一源极部和第二源极部，所述漏极位于所述第一源极部和所述第二源极部之间。5.根据权利要求4所述的阵列基板，其特征在于，所述源极和所述漏极同层设置，所述漏极包括相互独立的第一漏极部和第二漏极部，所述第一漏极部和所述第二漏极部均位于所述第一源极部和所述第二源极部之间。6.根据权利要求1所述的阵列基板，其特征在于，所述源极和所述漏极同层设置，所述漏极包括相互独立的第一漏极部和第二漏极部，所述第一漏极部和所述第二漏极部并排设置且位于所述源极的开口内。7.一种阵列基板的制作方法，其特征在于，所述方法包括：形成包括源极和漏极的源漏极层图形，其中，所述源极包括相互独立的第一源极部和第二源极部，所述第一源极部和所述第二源极部分别独立地连接同一数据线。8.根据权利要求7所述的制作方法，其特征在于，所述漏极包括相互独立的第一漏极部和第二漏极部，所述第一漏极部和所述第二漏极部分别独立...

【专利技术属性】
技术研发人员：金基用，罗丽平，许朝钦，李正勋，
申请(专利权)人：京东方科技集团股份有限公司，北京京东方显示技术有限公司，
类型：发明
国别省市：