阵列基板及其制作方法、显示装置制造方法及图纸

本发明专利技术涉及显示技术领域，公开了一种阵列基板制作方法，包括步骤：在基板上形成包括位于GOA区对应信号线的区域的第一信号线电极的图形；在所述第一信号线电极图形之上形成包括第二信号线电极的图形，使所述第二信号线电极直接接触所述第一信号线电极以形成信号线。还公开了一种阵列基板及显示装置。本发明专利技术中，信号线由两层信号线电极组成相当于增加了信号线的截面面积，从而减小了信号线的电阻，进而避免了现有技术中由于信号线电阻过大造成信号传输延迟，失真等不良的问题，提高了产品良率。

【技术实现步骤摘要】
【专利摘要】本专利技术涉及显示
，公开了一种阵列基板制作方法，包括步骤：在基板上形成包括位于GOA区对应信号线的区域的第一信号线电极的图形；在所述第一信号线电极图形之上形成包括第二信号线电极的图形，使所述第二信号线电极直接接触所述第一信号线电极以形成信号线。还公开了一种阵列基板及显示装置。本专利技术中，信号线由两层信号线电极组成相当于增加了信号线的截面面积，从而减小了信号线的电阻，进而避免了现有技术中由于信号线电阻过大造成信号传输延迟，失真等不良的问题，提高了产品良率。【专利说明】阵列基板及其制作方法、显示装置
本专利技术涉及显示
，特别涉及一种阵列基板及其制作方法、显示装置。
技术介绍
对于栅极驱动电路集成在阵列基板上(Gate-driver On Array, GOA)的产品，GOA区域包括诸多密集的信号线及薄膜晶体管(TFT)。如图1和2所示，基板6上的GOA区域除了包括若干GOA驱动单元外，还包括若干信号线:第一时钟信号线(CLK信号线)1，第二时钟信号线(CLKB信号线)2、接地电压信号线(VSS信号线)3和栅启动信号线(STV信号线)4等。每个GOA驱动单元5都连接CLK信号线1，CLKB信号线2和VSS信号线3，其中，STV信号线4连接第一个GOA驱动单元5。由于阵列基板GOA区域布线较密集，因此，各信号线关键尺寸(Critical Dimension,⑶)值较小,导致该区域(尤其是大尺寸产品,信号线很长)信号线电阻过大，造成信号延迟，失真等不良，严重影响产品良率。
技术实现思路
(一)要解决的技术问题本专利技术要解决的技术问题是:如何减小GOA区域信号线的电阻。(二)技术方案为解决上述技术问题，本专利技术提供了一种阵列基板制作方法，包括以下步骤:在基板上形成包括位于GOA区对应信号线的区域的第一信号线电极的图形；在所述第一信号线电极图形之上形成包括第二信号线电极的图形，使所述第二信号线电极直接接触所述第一信号线电极以形成信号线。其中，所述在基板上形成包括位于GOA区对应信号线的区域的第一信号线电极的图形具体包括:在所述基板上形成导电薄膜，通过构图工艺在GOA区对应信号线的区域形成所述第一信号线电极的图形。其中，所述在基板上形成包括位于GOA区对应信号线的区域的第一信号线电极的图形具体包括:在所述基板上形成透明导电薄膜，通过构图工艺在所述基板对应的阵列基板的显示区域形成公共电极或像素电极的图形，同时在GOA区对应信号线的区域形成所述第一信号线电极的图形。其中，所述在所述第一信号线电极图形之上形成包括第二信号线电极的图形具体包括:在形成包括第一信号线电极的图形的基板上形成金属薄膜，通过构图工艺在所述第一信号线电极图形之上形成包括第二信号线电极的图形。其中，所述在所述第一信号线电极图形之上形成包括第二信号线电极的图形具体包括:在形成包括第一信号线电极的图形的基板上形成栅金属薄膜，通过构图工艺形成包括栅线和栅极的图形，同时在所述第一信号线电极图形之上形成包括第二信号线电极的图形。其中，所述在所述第一信号线电极图形之上形成包括第二信号线电极的图形具体包括:在形成包括第一信号线电极的图形的基板上形成源漏金属薄膜，通过构图工艺形成包括源极、漏极和数据线的图形，同时在所述第一信号线电极图形之上形成包括第二信号线电极的图形。本专利技术还提供了一种阵列基板，包括位于GOA区的信号线，所述信号线包括:位于基板上的第一信号线电极及位于所述第一信号线电极之上的第二信号线电极，第一信号线电极和第二信号线电极直接接触，共同形成信号线。其中，所述第一信号线电极与所述阵列基板上的公共电极或像素电极为同种电极材料,且同时形成。 其中，所述第二信号线电极为金属电极。其中，所述第二信号线电极与所述阵列基板上的栅线为同种金属材料，且同时形成。其中，所述第二信号线电极与所述阵列基板上的数据线为同种金属材料，且同时形成。本专利技术还提供了一种显示装置，包括上述任一项所述的阵列基板。(三)有益效果本专利技术的阵列基板制作方法中，在基板上GOA区对应信号线的区域先形成一层第一信号线电极，再在第一信号线电极之上形成原来的第二信号线电极，以共同形成信号线。由于该信号线由两层信号线电极组成相当于增加了信号线的截面面积，从而减小了信号线的电阻，进而避免了现有技术中由于信号线电阻过大造成信号传输延迟，失真等不良的问题，提闻了广品良率。【专利附图】【附图说明】图1是现有技术中的一种阵列基板GOA区的平面示意图；图2是图1的现有技术中的阵列基板GOA区沿A-A的截面图；图3是本专利技术实施例的一种阵列基板制作方法流程图；图4是本专利技术实施例的制作方法制作的阵列基板的GOA区的截面示意图。【具体实施方式】下面结合附图和实施例，对本专利技术的【具体实施方式】作进一步详细描述。以下实施例用于说明本专利技术，但不用来限制本专利技术的范围。本实施例的阵列基板制作方法流程如图3所示，包括:步骤S310，在基板上形成包括位于GOA区对应信号线的区域的第一信号线电极的图形。对于扭曲向列型(Twisted Nematic, TN)面板对应的阵列基板或有机发光二极管(Organic Light-Emitting Diode7OLED)的阵列基板,可以单独在基板上形成导电薄膜,通过构图工艺(通常包括光刻胶涂敷、曝光、显影、刻蚀、光刻胶剥离等工艺)在GOA区对应信号线的区域形成第一信号线电极的图形。其中导电薄膜可以是金属薄膜也可以是铟锡氧化物(Indium Tin Oxides, ITO)薄膜，由于金属导电性较好,优选采用金属(如:铜)形成第一信号线电极。对于高级超维场转换(Advanced Super Dimension Switch, ADS)模式的阵列基板，通常会先在基板上形成一层透明电极(如:ΙΤ0、ΙΖ0)作为公共电极或像素电极。因此，为了节省工艺步骤，本实施例中，第一信号线电极的图形与公共电极或像素电极采用同种材料，且在同一次构图工艺中形成。具体包括:在基板上形成透明导电薄膜，通过构图工艺在基板对应的阵列基板的显示区域形成公共电极或像素电极的图形，同时在GOA区对应信号线的区域形成第一信号线电极的图形。因此，对于ADS模式的阵列基板，在形成第一信号线电极时也无需增加额外的工艺步骤。其中，第一信号线电极的图形的厚度为500 A?1000人，对于ADS模式的阵列基板，其厚度与公共电极或像素电极的厚度相同。步骤S320，在第一信号线电极图形之上形成包括第二信号线电极的图形，使第二信号线电极直接接触所述第一信号线电极，即第二信号线电极直接覆盖在第一信号线电极的表面，不需要通过过孔连接。第一信号线电极和第二信号线电极共同形成信号线。该步骤中，第二信号线电极的图形可以采用单独的工艺形成，具体包括:在形成包括第一信号线电极的图形的基板上形成金属薄膜，通过构图工艺在所述第一信号线电极图形之上形成包括第二信号线电极的图形。为了节省工艺步骤，本实施例中，对于底栅结构TFT的阵列基板，使第二信号线电极的图形与阵列基板的栅线及TFT的栅极采用同种材料，且在同一次构图工艺中形成。具体包括:在形成包括第一信号线电极的图形的基板上形成栅金属薄膜，通过构图工艺形成包括栅线和栅极(还可以包括公共电极线本文档来自技高网...

【技术保护点】
一种阵列基板制作方法，其特征在于，包括以下步骤：在基板上形成包括位于GOA区对应信号线的区域的第一信号线电极的图形；在所述第一信号线电极图形之上形成包括第二信号线电极的图形，使所述第二信号线电极直接接触所述第一信号线电极以形成信号线。

【技术特征摘要】

【专利技术属性】
技术研发人员：于海峰，黄海琴，封宾，
申请(专利权)人：京东方科技集团股份有限公司，北京京东方显示技术有限公司，
类型：发明
国别省市：