硬掩模间隙壁结构及其制作方法技术

本发明专利技术公开了一种硬掩模间隙壁结构，包含有一第一间隙壁，设于一元件层上，且该第一间隙壁定义出多个孔洞图案，以及介于该多个孔洞图案之间的至少一星芒状孔洞图案；以及一第二间隙壁，设于该第一间隙壁上，并嵌入该星芒状孔洞图案中，借以使该星芒状孔洞图案轮廓圆滑化。

【技术实现步骤摘要】
【专利摘要】本专利技术公开了一种硬掩模间隙壁结构，包含有一第一间隙壁，设于一元件层上，且该第一间隙壁定义出多个孔洞图案，以及介于该多个孔洞图案之间的至少一星芒状孔洞图案；以及一第二间隙壁，设于该第一间隙壁上，并嵌入该星芒状孔洞图案中，借以使该星芒状孔洞图案轮廓圆滑化。【专利说明】
本专利技术涉及半导体
，特别是涉及一种自对准接触洞图案化方法(self-aligned contact hole patterning),以及一种用于自对准接触洞图案化方法的硬掩模间隙壁结构(hard mask spacer structure)。
技术介绍
随着动态随机存取内存(DRAM)阵列的图案密度的增加及DRAM元件尺寸的持续微缩化，内存阵列中用来连接元件之间或不同层之间的接触洞或接触插塞也必须越做越小。为了能够在光刻工艺中尽量的缩小接触洞的尺寸，并且能够提高对准精确度，目前已有自对准接触洞图案化方法被提出来。上述自对准接触洞图案化方法的优点是可以提高对准的余裕度，并能降低接触洞的阻值。然而，利用上述自对准接触洞图案化方法进行高密度接触洞图案化的缺点在于可能产生不同的接触洞轮廓，因此导致临界尺寸(critical dimension)控制问题。
技术实现思路
为解决先前技艺的不足与缺点，本专利技术实施例提供一种硬掩模间隙壁结构，包含有一第一间隙壁，设于一元件层上，且该第一间隙壁定义出多个孔洞图案，以及介于该多个孔洞图案之间的至少一星芒状孔洞图案；以及一第二间隙壁，设于该第一间隙壁上，并嵌入该星芒状孔洞图案中，借以使该星芒状孔洞图案轮廓圆滑化。为让本专利技术的上述目的、特征及优点能更明显易懂，下文特举较佳实施方式，并配合所附图式，作详细说明如下。然而如下的较佳实施方式与图式仅供参考与说明用，并非用来对本专利技术加以限制者。【专利附图】【附图说明】图1至图7为依据本专利技术实施例所绘示的剖面示意图，例示以本专利技术自对准方法进行高密度DRAM阵列中接触洞的图案化步骤。图8至图12分别为图3至图7的上视图。图13至图15为依据本专利技术另一实施例所绘示的剖面示意图，例示以本专利技术自对准方法进行高密度DRAM阵列中接触洞的图案化步骤。图16至图18分别为图13至图15的上视图。其中，附图标记说明如下:100 基材110膜堆栈结构112 碳层114介电抗反射层116硬掩模层116’硬掩模柱体118光刻胶柱体120环形间隙壁(第一间隙壁)125孔洞图案125a孔洞图案130孔洞图案140第二间隙壁220间隙壁图案230孔洞图案235孔洞图案【具体实施方式】在下文中，将参照【专利附图】【附图说明】本专利技术实施细节，该些附图中的内容构成说明书一部份，并以可实行该实施例的特例描述方式绘示。下文实施例已揭露足够的细节俾使该领域的一般技艺人士得以具以实施。当然，本专利技术中亦可实行其它的实施例，或是在不悖离文中所述实施例的前提下作出任何结构性、逻辑性、及电性上的改变。因此，下文的细节描述将不欲被视为是一种限定，其中所包含的实施例将由随附的申请专利范围来加以界定。请参阅图1至图7，其为依据本专利技术实施例所绘示的剖面示意图，例示以本专利技术自对准方法进行高密度DRAM阵列中接触洞的图案化步骤。首先，如图1所示，于基材100上形成一膜堆栈结构110,例如包括一碳层112、一介电抗反射层(DARC layer) 114以及一硬掩模层116。上述基材100可以是元件层或者一半导体基材，例如，硅基材等等。根据本专利技术实施例，上述碳层112可以是一非晶碳层(amorphous carbon layer)或者任何的先进图案层(advanced patterning film)。上述介电抗反射层114可以是氮氧化娃或任何适当的材质。上述硬掩模层116可以包含多晶硅或氮化硅，但不限于此。如图2所示，接著，于硬掩模层116上形成多个光刻胶柱体118，且上述多个光刻胶柱体118的间距(pitch)可以是，例如，120nm。如图3所示，接着进行一干蚀刻工艺，将未被多个光刻胶柱体118覆盖住的硬掩模层116蚀除，借以形成多个硬掩模柱体116’。接着，将剩下的光刻胶柱体118去除。第8图例示上述多个硬掩模柱体116’及显露出来的介电抗反射层114的上视图。为求简化，图中仅显示出四个相邻的硬掩模柱体116’。此外，熟习该项技艺者应能理解，在本专利技术其它实施例中，图1及图2中的步骤是可以被省略的，并且以硬掩模柱体116’代替光刻胶柱体118。如图4所示，在形成硬掩模柱体116’后，接着形成围绕着各个硬掩模柱体116’的环形间隙壁(第一间隙壁)120。形成环形间隙壁(第一间隙壁)120的方法，例如，利用原子层沈积法(atomic layer deposition, ALD)等方式先全面沈积一层间隙壁材,例如,氧化硅，然后，以非等向性干蚀刻工艺蚀刻间隙壁材，直到显露出各个硬掩模柱体116’的上表面。图9例示上述多个环形间隙壁(第一间隙壁)120及硬掩模柱体116’的上视图。值得注意的是，形成在图中的四个硬掩模柱体116’周围的多个环形间隙壁(第一间隙壁)120彼此相邻相连，形成星芒状的孔洞图案125。如图5所示，形成环形间隙壁(第一间隙壁)120后，选择性的将硬掩模柱体116’去除，留下环形间隙壁(第一间隙壁)120，形成孔洞图案130。图10例示上述孔洞图案130及被孔洞图案130环绕的孔洞图案125上视图，其中可看出各孔洞图案130的尺寸与及孔洞图案125有些不同。如前所述，俯视时，孔洞图案125约略呈现星芒状，而相较下，环绕在孔洞图案125周围的孔洞图案130的轮廓较为圆滑。如图6所示，可以进行第二次的原子层沈积工艺，于环形间隙壁(第一间隙壁)120表面上及介电抗反射层114表面上形成均厚的薄氧化层(图未示)，此时，上述薄氧化层并不会填满孔洞图案125及孔洞图案130。接着，再进行非等向性干蚀刻工艺，蚀刻上述薄氧化层，形成第二间隙壁140。如图11所示，通过第二次原子层沈积工艺及非等向性干蚀刻工艺，可以使孔洞图案125轮廓变得较为圆滑。经过上述第二次原子层沈积工艺及非等向性干蚀刻工艺，部分的第二间隙壁140位于环形间隙壁(第一间隙壁)120表面上，共同构成一间隙壁图案220，而一小部分的第二间隙壁140则嵌入在孔洞图案125内，如此构成一轮廓较圆滑的孔洞图案125a。如图7所示，接着利用第二间隙壁140及环形间隙壁(第一间隙壁)120共同构成的间隙壁图案220作为蚀刻阻挡层，进行非等向性干蚀刻工艺，蚀刻介电抗反射层114及碳层112，借以将孔洞图案125a及孔洞图案130移转至碳层112。随后去除间隙壁图案220，形成对应孔洞图案130的孔洞图案230以及对应孔洞图案125a的孔洞图案235。孔洞图案230以及孔洞图案235的上视图，如图12所示。另外，在本专利技术其它实施例中，上述的第二次原子层沈积工艺及非等向性干蚀刻工艺也可以在去除硬掩模柱体116’前进行。第13图至第15图为依据本专利技术另一实施例所绘示的剖面示意图，例示以自对准方法进行高密度DRAM阵列中接触洞的图案化步骤，其中仍沿用相同的符号表示相同的区域、元件或层。如第13图所示，同样的，在形成硬掩模柱体116’后，接着形成围绕着本文档来自技高网...

【技术保护点】
一种硬掩模间隙壁结构，其特征在于，包括：一第一间隙壁，设于一元件层上，且所述第一间隙壁定义出多个孔洞图案，以及介于所述多个孔洞图案之间的至少一星芒状孔洞图案；以及一第二间隙壁，设于所述第一间隙壁上，并嵌入所述星芒状孔洞图案中，借以使所述星芒状孔洞图案轮廓圆滑化。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：王雅志，洪海涵，王文杰，
申请(专利权)人：南亚科技股份有限公司，
类型：发明
国别省市：