一种提取半导体器件栅介质层陷阱时间常数的方法技术

本发明专利技术公开一种提取半导体器件栅介质层陷阱时间常数的方法，属于微电子器件可靠性领域。该方法首先初始化半导体器件中陷阱状态，使得陷阱最终状态为空状态；然后栅端施加DC信号或AC信号，漏端为零偏压Vd1，在经过一段时间t1后，在栅端、漏端上分别施加小电压Vg2与Vd2，检测漏电流Id状态；将时间t1改为t2=t1+Δt，其他的条件不变，重复上一步骤，依次类推，进行N次测量得到t1、t1+Δt……t1+(N-1)Δt?N个时间点对应的漏端电流状态；随后进行滑动平均，计算得到(N-n)个时刻点对应的占据几率P；利用公式拟合得到陷阱的俘获时间常数与发射时间常数。

【技术实现步骤摘要】
【专利摘要】本专利技术公开，属于微电子器件可靠性领域。该方法首先初始化半导体器件中陷阱状态，使得陷阱最终状态为空状态；然后栅端施加DC信号或AC信号，漏端为零偏压Vd1，在经过一段时间t1后，在栅端、漏端上分别施加小电压Vg2与Vd2，检测漏电流Id状态；将时间t1改为t2=t1+Δt，其他的条件不变，重复上一步骤，依次类推，进行N次测量得到t1、t1+Δt……t1+(N-1)Δt?N个时间点对应的漏端电流状态；随后进行滑动平均，计算得到(N-n)个时刻点对应的占据几率P；利用公式拟合得到陷阱的俘获时间常数与发射时间常数。【专利说明】
本专利技术属于微电子器件可靠性领域，涉及到小尺寸半导体器件栅介质层中陷阱时间常数的提取方法。
技术介绍
随着半导体器件尺度的逐渐缩小，栅介质层中的陷阱个数逐渐减少，这使得陷阱的随机性行为越来越引起大家的重视，并且，小尺寸器件中单个陷阱所造成的电学特性的影响是远大于大尺寸器件中的陷阱的影响；在电路中会造成很严重的影响，比如，会造成一些逻辑电路的延时增加，静态随机存储器(SRAM)读取失效等，因此，研究小尺寸器件中的陷阱行为，全面的掌握陷阱的基本特性对于预测电路的退化特性以及电路的可靠性设计具有重要的意义。对陷阱特性的描述主要有三个方面:陷阱俘获(电子或空穴)时间常数、陷阱发射(电子或者空穴)时间常数和陷阱引起的电学特性的退化幅值(以下简称陷阱幅值)。陷阱的每一次从空状态到占据状态的俘获时间与从占据状态到空状态的发射时间是具有随机性的，其服从指数分布，发射时间与俘获时间的均值就是发射时间常数与俘获时间常数；在栅电压较高时俘获时间常数较大而发射时间常数较小，在栅电压较低时发射时间常数较小而俘获时间常数较大；在不考虑外加电压变化以及其他陷阱耦合等因素影响的情况下陷阱引起的幅值是基本不变的，因此这使得在测试中很容易分辨出不同陷阱的作用。由于陷阱的发射与俘获具有随机的性质，具有不可预测性，通常用统计的占据几率(或者发射几率)来对陷阱的行为进行表征。随着时间的增加，初始状态为空状态的陷阱的占据几率是指数增加的，初始状态为占据状态的陷阱的发射几率同样是指数增加的。对于陷阱时间常数的提取通常可以通过直接检测在一定栅电压下漏电流的状态，然后分别平均处在两种电流状态的时间长度即可对应到两个时间常数。对于一定的栅电压，可能出现两个时间常数量级相差较大的情况，这样采用上述办法就受限于测试时间与测试仪器的存储量而很难实现；然而这种情况也是重要的研究范畴，因此要通过其他有效的方法实现陷阱时间常数的测试，尤其要解决上述提到的问题，进而支撑对陷阱行为的研究。对此，目前的方法基本是通过测试得到多个时间点的占据几率，然后按照模型进行拟合得到时间常数；然而这种方法效率较低，大量的测试数据才能满足一定的精度要求，因此，提出满足精度要求的高效的测试与提取陷阱时间常数的方法是非常有必要的。
技术实现思路
本专利技术的目的在于提供一种高效率同时又能保证足够精度的半导体器件栅介质层陷阱时间常数的提取方法。本专利技术的技术方案如下(针对陷阱初始状态为空状态，提取俘获时间常数的情况；测试过程所有步骤源端Vg与体端Vb始终处于接地信号，即零偏压):首先，初始化半导体器件中陷阱的状态:栅端、漏端取为地信号，即零偏压，保持足够长时间使得陷阱最终状态为空状态。第二步，栅端施加电压信号Vgl，漏端为零偏压Vdl，在经过一段时间tl后，在栅端、漏端上分别施加小电压Vg2与Vd2，检测漏电流(Id)状态。由于在低电平陷阱很容易发射，如果观察到明显的跳变则说明在tl时间内发生了陷阱的俘获行为，记录为1，；如果没有观察到电流状态的跳变则记录为O。第三步，按照第二步的方法，将时间tl改为t2=tl+At，其他的条件不变，检测漏端电流状态，记录状态I或者O。然后进行重复测试，除了应力时间不断的增加？t之外，其它的条件不变。在进行N次测量之后可以得到tl、tl+At……tl+(N_l)At N个时间点分别对应的状态(I或者O)。第四步，按时间顺序对N个1、0数值进行滑动平均，比如，第I个1、0数值到第η个1、0数值之和除以η，得到一个平均的占据几率作为这η个时刻点中间时刻的占据几率；然后第2个1、0数值到第η+11、0数值之和除以η作为该η个时刻点中间时刻的占据几率；依次类推进行计算，可得到Ν-η个时刻点对应的占据几率。第五步，单陷阱占据几率随时间的变化的关系如下:【权利要求】1.，具体步骤包括: A.初始化半导体器件中陷阱的状态，使得陷阱最终状态为空状态； B.栅端施加DC信号Vgl，漏端为零偏压Vdl，在经过一段时间tl后，在栅端、漏端上分别施加小电压Vg2与Vd2，检测漏电流Id状态； C.按照B步的方法，将时间tl改为t2=tl+At，其他的条件不变，检测漏端电流状态，进行N次测量得到tl、tl+At……tl+(N_l) At N个时间点分别对应的漏端电流状态； D.根据漏端电流状态是否跳变得到N个0/1的记录，随后按时间顺序对N个0/1数值进行步长为η的滑动平均，计算得到Ν-η时刻点对应的占据几率P ； Ε.利用公式= 2.如权利要求1所述的方法，其特征在于，步骤D中所述滑动平均是指，第I个0/1数值到第η个0/1数值之和除以η，得到一个平均的占据几率作为这η个时刻点中间时刻的占据几率；然后第2个0/1数值到第n+10/l数值之和除以η作为该η个时刻点中间时刻的占据几率；依次类推进行计算。3.，具体步骤包括: F.初始化半导体器件中陷阱的状态，使得陷阱最终状态为空状态； G.栅端施加AC信号，漏端为零偏压Vdl，在经过一段时间tl后，在栅端、漏端上分别施加小电压Vg2与Vd2，检测漏电流Id状态； H.按照G步的方法，将时间tl改为t2=tl+At，其他的条件不变，检测漏端电流状态，进行N次测量得到tl、tl+At……tl+(N_l) At N个时间点分别对应的漏端电流状态； 1.根据漏端电流状态是否跳变得到N个0/1的记录，随后按时间顺序对N个0/1数值进行步长为η的滑动平均，计算得到Ν-η时刻点对应的占据几率P ； J.利用公式尸 4.如权利要求3所述的方法，其特征在于，步骤I中所述滑动平均是指，第I个0/1数值到第η个0/1数值之和除以η，得到一个平均的占据几率作为这η个时刻点中间时刻的占据几率；然后第2个0/1数值到第n+10/l数值之和除以η作为该η个时刻点中间时刻的占据几率；依次类推进行计算。【文档编号】H01L21/66GK103474369SQ201310367172【公开日】2013年12月25日 申请日期:2013年8月21日 优先权日:2013年8月21日【专利技术者】黄如, 郭少锋, 王润声, 任鹏鹏, 蒋晓波, 罗牧龙, 张兴 申请人:北京大学本文档来自技高网...

【技术保护点】
一种提取半导体器件栅介质层陷阱时间常数的方法，具体步骤包括：A.初始化半导体器件中陷阱的状态，使得陷阱最终状态为空状态；B.栅端施加DC信号Vg1，漏端为零偏压Vd1，在经过一段时间t1后，在栅端、漏端上分别施加小电压Vg2与Vd2，检测漏电流Id状态；C.按照B步的方法，将时间t1改为t2=t1+Δt，其他的条件不变，检测漏端电流状态，进行N次测量得到t1、t1+Δt……t1+(N?1)Δt?N个时间点分别对应的漏端电流状态；D.根据漏端电流状态是否跳变得到N个0/1的记录，随后按时间顺序对N个0/1数值进行步长为n的滑动平均，计算得到N?n时刻点对应的占据几率P；E.利用公式拟合得到τc与τe，分别对应DC信号下的陷阱的俘获时间常数与发射时间常数。FDA0000369847880000011.jpg

【技术特征摘要】

【专利技术属性】
技术研发人员：黄如，郭少锋，王润声，任鹏鹏，蒋晓波，罗牧龙，张兴，
申请(专利权)人：北京大学，
类型：发明
国别省市：