用于后段半导体器件加工的方法和装置制造方法及图纸

公开了用于制造集成电路(IC)的后段工艺的方法和装置。两层金属层之间的金属间介电(IMD)层可以包括金属层上方的蚀刻终止层、蚀刻终止层上方的低k介电层、低k介电层上方的介电硬掩模层、介电硬掩模层上方的无氮抗反射层(NFARL)以及NFARL上方的厚度介于约180埃至约360埃范围内的金属硬掩模(MHM)层。在约180埃至约360埃的范围优化MHM层的厚度从而在减小Cu凹陷的同时避免了图片叠加移动问题。

【技术实现步骤摘要】
【专利摘要】公开了用于制造集成电路(IC)的后段工艺的方法和装置。两层金属层之间的金属间介电(IMD)层可以包括金属层上方的蚀刻终止层、蚀刻终止层上方的低k介电层、低k介电层上方的介电硬掩模层、介电硬掩模层上方的无氮抗反射层(NFARL)以及NFARL上方的厚度介于约180埃至约360埃范围内的金属硬掩模(MHM)层。在约180埃至约360埃的范围优化MHM层的厚度从而在减小Cu凹陷的同时避免了图片叠加移动问题。【专利说明】用于后段半导体器件加工的方法和装置
本专利技术涉及用于制造集成电路(IC)的后段工艺的方法和装置。
技术介绍
通常，集成电路(IC)包括单独的器件，诸如在衬底上形成的晶体管、电容器等。然后在单独的器件上方形成一层或多层金属层以在单独的器件之间提供连接以及提供与外部设备的连接。前段(FEOL)是IC制造的第一部分，其中在晶圆中图案化单独的器件(晶体管、电容器、电阻器等)。FEOT通常包括直到金属层沉积的所有工艺，但不包括金属层沉积。后段(BEOL)是IC制造的第二部分，其中通过引线或晶圆上的金属层将单独的器件互连。通常当第一金属层沉积在晶圆上时BEOL开始。BEOL包括接触件、绝缘层、金属层以及用于芯片到封装件连接的接合点。互连单独器件的金属层通常包括金属间介电(MD)层，其中通过在硅晶圆表面上多次和重复地进行薄膜的沉积、图案化以及蚀刻步骤形成诸如通孔和导线的互连结构。在过去铝和铝合金最常用于金属层，但是现在的趋势是铜(Cu)用于金属层，因为铜比铝具有更好的电性能诸如减小的电阻、较高的导电性以及较高的熔点。当用铜作为材料形成金属层时，随着最小部件尺寸的持续减小，铜凹陷缺陷增加，这导致更多产量损失。因此对于将Cu用作金属层的BE0L，需要改进的方法和装置。
技术实现思路
为了解决现有技术中存在的问题，根据本专利技术的一个方面，提供了一种制造集成电路(IC)的方法，包括:在金属层上方形成蚀刻终止层；在所述蚀刻终止层上方形成低k介电层；在所述低k介电层上方形成介电硬掩模层；在所述介电硬掩模层上方形成无氮抗反射层(NFARL)；以及在所述NFARL上方形成厚度介于约180埃至约360埃范围内的金属硬掩模(MHM)层。在上述方法中，其中，所述MHM层包括TiN材料。在上述方法中，其中，所述蚀刻终止层包括从基本上由SiC、SiN、四乙基原硅酸盐(TEOS)或硬黑金刚石(HBD)组成的组选择的材料。在上述方法中，其中，所述低k介电层包括从基本上由氧化物、SiO2、硼磷硅酸盐玻璃(BPSG)、TE0S、旋涂式玻璃(SOG)、非掺杂硅酸盐玻璃(USG)、氟化硅酸盐玻璃(FSG)、高密度等离子体(HDP)氧化物、或等离子体增强TEOS (PETEOS)组成的组选择的材料。在上述方法中，其中，所述介电硬掩模层包括氮化硅。在上述方法中，还包括:形成穿过所述MHM层、所述NFARL、所述介电硬掩膜层、所述低k介电层并且在所述蚀刻终止层处终止的通孔开口 ；以及形成与所述通孔开口连接的沟槽。在上述方法中，还包括:形成穿过所述MHM层、所述NFARL、所述介电硬掩膜层、所述低k介电层并且在所述蚀刻终止层处终止的通孔开口 ；以及形成与所述通孔开口连接的沟槽，其中，所述通孔开口和所述沟槽通过双镶嵌工艺一起形成。在上述方法中，还包括:形成穿过所述MHM层、所述NFARL、所述介电硬掩膜层、所述低k介电层并且在所述蚀刻终止层处终止的通孔开口 ；以及形成与所述通孔开口连接的沟槽，其中，所述通孔开口和所述沟槽通过双镶嵌工艺一起形成，其中，所述双镶嵌工艺是先通孔后沟槽(VFTL)或先沟槽后通孔(TFVL)方法。在上述方法中，还包括:形成穿过所述MHM层、所述NFARL、所述介电硬掩膜层、所述低k介电层并且在所述蚀刻终止层处终止的通孔开口 ；以及形成与所述通孔开口连接的沟槽，还包括:沉积阻挡层，所述阻挡层覆盖所述通孔开口的侧壁和底部以及所述沟槽的侧壁；在所述阻挡层上方沉积晶种层；以及在所述通孔开口和所述沟槽内形成通孔和接触件。在上述方法中，还包括:形成穿过所述MHM层、所述NFARL、所述介电硬掩膜层、所述低k介电层并且在所述蚀刻终止层处终止的通孔开口 ；以及形成与所述通孔开口连接的沟槽，还包括:沉积阻挡层，所述阻挡层覆盖所述通孔开口的侧壁和底部以及所述沟槽的侧壁；在所述阻挡层上方沉积晶种层；以及在所述通孔开口和所述沟槽内形成通孔和接触件，其中，所述阻挡层包括从基本上由氮化钽、钽、钛以及氮化钛组成的组选择的材料。在上述方法中，还包括:形成穿过所述MHM层、所述NFARL、所述介电硬掩膜层、所述低k介电层并且在所述蚀刻终止层处终止的通孔开口 ；以及形成与所述通孔开口连接的沟槽，还包括:沉积阻挡层，所述阻挡层覆盖所述通孔开口的侧壁和底部以及所述沟槽的侧壁；在所述阻挡层上方沉积晶种层；以及在所述通孔开口和所述沟槽内形成通孔和接触件，其中，所述晶种层包括铜(Cu)。根据本专利技术的另一方面，还提供了一种器件，包括:位于金属层上方的蚀刻终止层；位于所述蚀刻终止层上方的低k介电层；位于所述低k介电层上方的介电硬掩模层；位于所述介电硬掩模层上方的无氮抗反射层(NFARL)，以及位于所述NFARL上方的厚度介于约180埃至约360埃范围内的金属硬掩模(MHM)层。在上述器件中，其中，所述MHM层包括TiN材料。在上述器件中，其中，所述蚀刻终止层包括从基本上由SiC、SiN、四乙基原硅酸盐(TEOS)或硬黑金刚石(HBD)组成的组选择的材料。在上述器件中，其中，所述低k介电层包括从基本上由氧化物、SiO2、硼磷硅酸盐玻璃(BPSG)、TE0S、旋涂式玻璃(SOG)、非掺杂硅酸盐玻璃(USG)、氟化硅酸盐玻璃(FSG)、高密度等离子体(HDP)氧化物、或等离子体增强TEOS (PETEOS)组成的组选择的材料。在上述器件中，其中，所述介电硬掩模层包括氮化硅。在上述器件中，还包括:穿过所述MHM层、所述NFARL、所述介电硬掩膜层、所述低k介电层并且在所述蚀刻终止层处终止的通孔开口 ；以及与所述通孔开口连接的沟槽；覆盖所述通孔开口的侧壁和底部以及所述沟槽的侧壁的阻挡层；位于所述阻挡层上方的晶种层；以及位于所述通孔开口和所述沟槽内的通孔和接触件。在上述器件中，还包括:穿过所述MHM层、所述NFARL、所述介电硬掩膜层、所述低k介电层并且在所述蚀刻终止层处终止的通孔开口 ；以及与所述通孔开口连接的沟槽；覆盖所述通孔开口的侧壁和底部以及所述沟槽的侧壁的阻挡层；位于所述阻挡层上方的晶种层；以及位于所述通孔开口和所述沟槽内的通孔和接触件，其中，所述阻挡层包括从基本上由氮化钽、钽、钛以及氮化钛组成的组选择的材料。根据本专利技术的又一方面，还提供了一种制造集成电路(IC)的方法，包括:在金属层上方形成蚀刻终止层；在所述蚀刻终止层上方形成低k介电层；在所述低k介电层上方形成介电硬掩模层；在所述介电硬掩模层上方形成无氮抗反射层(NFARL);在所述NFARL上方形成厚度介于约180埃至约360埃范围内的金属硬掩模(MHM)层；形成穿过所述MHM层、所述NFARL、所述介电硬掩模层、所述低k介电层并且在所述蚀刻终止层处终止的通孔开口 ；形成与所述通孔开口连接的沟槽；本文档来自技高网...

【技术保护点】
一种制造集成电路(IC)的方法，包括：在金属层上方形成蚀刻终止层；在所述蚀刻终止层上方形成低k介电层；在所述低k介电层上方形成介电硬掩模层；在所述介电硬掩模层上方形成无氮抗反射层(NFARL)；以及在所述NFARL上方形成厚度介于约180埃至约360埃范围内的金属硬掩模(MHM)层。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：王泓智，陈威戎，梁耀祥，连城广，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：