【技术实现步骤摘要】
【专利摘要】本专利技术公开了一种。本专利技术涉及半导体存储领域，解决了现有技术中为改善字线信号质量而导致布线拥塞等问题。本专利技术实施例提供的方案为：一种，将半导体存储装置的存储阵列划分成多个较小存储阵列，在所述第一金属层对第一次译码的行地址进行布线，在所述第一金属层下方的第二金属层对第二次译码的行地址进行布线，译码输出字线驱动所述多个较小的存储阵列。本专利技术实施例适用于多种半导体存储芯片设计，包括：片上缓存、旁路转换缓冲、内容可寻址存储器、ROM、EEPROM及SRAM等。【专利说明】
本专利技术涉及半导体存储领域，具体涉及一种。
技术介绍
在当今的芯片中，内存经常需要消耗大量的芯片面积，并且，内存也是经常成为限制芯片在较低运行电压和较高速度上运行的一个瓶颈。例如，静态随机存取存储器(staticrandom access memory, SRAM)经常占据较大的金属布线资源,在布局布线(P&R)设计中，容易产生严重的金属层布线拥塞的问题。对于SRAM而言，设计的重点是字线(word line，WL)，而不是时钟。如果字线的寄生电阻电容(RC)...
【技术保护点】
一种半导体存储装置，包括：存储阵列，所述存储阵列划分为多个较小的存储阵列；预译码器，用于接收行地址并进行所述行地址的第一次译码，所述预译码器在第一金属层与所述第一次译码输出的行地址线连接；终译码器，用于接收经第一次译码的行地址并进行所述行地址的第二次译码，所述终译码器位于所述多个较小的存储阵列之间，所述终译码器在所述第一金属层下方的第二金属层经字线与所述存储阵列连接，所述字线为所述第二次译码输出的行地址线。
【技术特征摘要】
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。