半导体集成电路制造的方法技术

本发明专利技术公开了一种半导体集成电路(IC)的制造方法。所述方法包括接收半导体器件，图案化第一硬掩模以在高电阻器(Hi-R)堆叠件中形成第一凹槽，去除所述第一硬掩模，在所述Hi-R堆叠件中形成第二凹槽，在所述Hi-R堆叠件中的第二凹槽中形成第二硬掩模。然后，可通过第二硬掩模和栅极沟槽蚀刻在半导体衬底中形成Hi-R。

【技术实现步骤摘要】

【技术保护点】
一种用于制造半导体集成电路(IC)的方法，所述方法包括：接收半导体器件，所述半导体器件包括：具有场效应晶体管(FET)区域和高电阻器(Hi?R)区域的半导体衬底；在所述FET区域中的具有第一硬掩模的伪栅极堆叠件，以及在所述Hi?R区域中的具有所述第一硬掩模的Hi?R堆叠件；图案化所述第一硬掩模以形成第一凹槽；去除所述第一硬掩模；在所述Hi?R堆叠件中形成第二凹槽；在所述Hi?R堆叠件中的所述第二凹槽中形成第二硬掩模；以及在所述第二硬掩模的任一侧实施栅极沟槽蚀刻，从而形成Hi?R。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：解子颜，张铭庆，黄渊圣，戴铭家，陈昭成，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：