降低浮空埋层半导体器件漏电流的方法技术

本发明专利技术涉及一种降低浮空埋层半导体器件漏电流的方法。包括半导体衬底材料、第一外延层、分裂浮空埋层、第二外延层、侧壁掺杂深槽、被保护器件、表面结终端和划片道。其中，被保护器件、表面结终端处于第二外延层中，分裂浮空埋层位于第二外延层和第一外延层之间，侧壁掺杂深槽穿透第二外延层与分裂浮空埋层相连接；半导体衬底材料、第一外延层和第二外延层导电类型相同，分裂浮空埋层、侧壁掺杂深槽与半导体材料导电杂质类型相反。这种结构可以在保持双外延层的分裂浮空埋层半导体器件高耐压低导通电阻的同时，避免了常规浮空埋层器件划片道边缘漏电的缺点。

【技术实现步骤摘要】

【技术保护点】
一种降低浮空埋层半导体器件漏电流的方法，包括：半导体材料（1），第一外延层（2），分裂浮空埋层（3），第二外延层（4），侧壁掺杂深槽（5），被保护器件（6），表面结终端（7），划片道（8）。

【技术特征摘要】

【专利技术属性】
技术研发人员：谭开洲，唐昭焕，刘嵘侃，刘勇，
申请(专利权)人：中国电子科技集团公司第二十四研究所，
类型：发明
国别省市：