集成电路及数据处理方法技术

本发明专利技术涉及一种集成电路及数据处理方法，该集成电路包括：串行信号接收模块，用于对接收到的SFI进行串并转换得到并行数据流；10G物理层解码模块，用于对并行数据流进行解码，得到以太网数据包；过滤模块与10G物理层解码模块连接，用于对以太网数据包进行解析，将与过滤器参数一致的以太网数据包进行缓存；处理模块与过滤模块连接，用于读取缓存的组播形式和广播形式的以太网数据包，将组播形式和广播形式的以太网数据包修改为单播形式的以太网数据包，并按照千兆以太网或百兆以太网接口规范发送单播形式的以太网数据包。本发明专利技术实现了10G以太网组播数据流到百兆或千兆网单播数据流的转换，简化了终端设计，降低了成本。

【技术实现步骤摘要】
集成电路及数据处理方法
本专利技术涉及通信
，尤其涉及一种集成电路及数据处理方法。
技术介绍
10G以太网也称万兆以太网，标准于2002年7月在IEEE通过。10G以太网包括10GBASE-X、10GBASE-R、10GBASE-W以及基于铜缆的10GBASE-T等（2006年通过）。10GBASE-R是一种使用64B/66B编码的串行接口，数据流为10.000Gbit/s，因而产生的时钟速率为10.3Gbit/s。10GBASE-W是广域网接口，与SONETOC-192兼容，其时钟为9.953Gbit/s，数据流为9.585Gbit/s。10G以太网仍使用与以往10Mbps和100Mbps以太网相同的形式，它允许直接升级到高速网络。同样使用IEEE802.3标准的帧格式和流量控制方式。此外，10G以太网使用由IEEE802.3小组定义了和以太网相同的管理对象。近年来，广电系统也使用光纤对广播的电视信号进行传输。并且，为了解决现有传输方式中所采用的调制解调技术所带来的频道数受限以及带宽受限的问题，提出了一种新型的广电光纤入户方案：将数字电视广播信号采用10Gbps用户数据报协议(UserDataProtocol，UDP)数据流以组播或广播的方式单向传送。该方案从前端到入户全部采用无源光纤网络，完全取消调制解调技术，为广播业务提供了足够充裕的带宽，且由于广播业务是一根光纤推到千家万户，其占用的资源尤其是骨干网和局端设备资源非常少，能够节省系统成本；此外，与无源光纤网络（PassiveOpticalNetwork，PON）技术的结合解决了双向交互问题。但是，在该方案中，常规接收端设备包括10G双向光收发模块以及支持双向收发的10G以太网交换芯片。对于仅需向下单向传输的广播音视频内容，其未充分使用的双向功能造成了一种浪费；同时10G以太网交换芯片的输入输出速率都是10Gbps，对于用户来说，即使是多台终端，需同时收视的广播电视带宽也常常不超过100Mbps，因此10Gbps的输出设计不仅造成了资源浪费，10Gbps的交换机端高速收发接口也显著加大了接收端整机设计的复杂度和成本。而且，该方案中入户的数据包为组播或广播形式的数据包，在用户局域网直接转发会造成一个终端请求的数据流在全部以太网层广播，势必占用其他用户的物理带宽，而且浪费局域网资源。
技术实现思路
技术问题有鉴于此，本专利技术要解决的技术问题是提供一种集成电路及数据处理方法，既能够实现10Gbps数据的单向接收，又能够实现组播数据到单播数据的转换处理，还能把10G以太网接口转换为现有主流终端的百兆和/或千兆以太网接口，达到简化终端的设计并降低终端整体成本的目的。解决方案为了解决上述技术问题，根据本专利技术的一实施例，提供了一种集成电路，包括：串行信号接收模块，用于对接收到的不低于10Gbps的高速差分信号SFI进行串并转换，得到并行数据流；10G物理层解码模块，与所述串行信号接收模块连接，用于对所述并行数据流进行解码，得到以太网数据包；过滤模块，与所述10G物理层解码模块连接，用于对所述以太网数据包进行解析，将与过滤器参数一致的以太网数据包进行缓存；以及处理模块，与所述过滤模块连接，用于读取缓存的组播形式和广播形式的以太网数据包，并将所述组播形式和广播形式的以太网数据包修改为单播形式的以太网数据包，并按照千兆以太网或百兆以太网接口规范发送所述单播形式的以太网数据包。对于上述集成电路，在一种可能的实现方式中，所述串行信号接收模块包括：时钟数据恢复（ClockDataRecovery，CDR）单元，用于从所述SFI差分信号中恢复输入时钟和串行数据流，并对所述串行数据流进行串并转换，得到并行数据流。对于上述集成电路，在一种可能的实现方式中，所述10G物理层解码模块包括：块同步单元，与所述时钟数据恢复单元连接，用于通过查找所述并行数据流中的块同步头，找到块边界，将所述并行数据流处理为块数据流；解扰器，与所述块同步单元连接，用于对所述块数据流进行数据解扰；以及解码单元，与所述解扰器连接，用于将解扰后的块数据流的数据块和控制块进行分离，并去除块同步头，得到以太网数据包。对于上述集成电路，在一种可能的实现方式中，所述过滤模块包括：缓存器，与所述解码单元连接，用于缓存所述以太网数据包；过滤器，与所述缓存器连接，用于对所述以太网数据包进行解析，将解析得到的字段与过滤器参数进行对比，并丢弃与任一过滤器参数都不吻合的以太网数据包，其中所述过滤器参数包括IP数据包的目的IP地址和协议字段以及UDP数据包的目的端口；以及缓冲区控制单元，与所述过滤器连接，用于将未被所述过滤器丢弃的以太网数据包缓存至内置或外接的缓冲区。对于上述集成电路，在一种可能的实现方式中，所述处理模块包括：数据包处理单元，与所述缓存器连接，用于从所述缓存器读取缓存的组播形式和广播形式的以太网数据包，对多个目的端需要的以太网数据包进行复制，并确定该以太网数据包需要传送至的MAC目的地址和IP目的地址，并通过修改该以太网数据包的MAC目的地址和/或32位目的IP地址将该以太网数据包修改为单播形式的以太网数据包；以及输出控制单元，与所述数据包处理单元连接，用于按照IEEE802.3和IEEE802.3u中对百兆以太网介质独立接口（MediaIndependentInterface，MII）、简化介质独立接口（ReducedMII，RMII）和/或千兆以太网千兆介质独立接口（GigabitMediumIndependentInterface，GMII）、吉比特介质独立接口（ReducedGigabitMediaIndependentInterface，RGMII）的规定，将所述单播形式的以太网数据包以并行数据信号的形式发送。对于上述集成电路，在一种可能的实现方式中，还包括：输入包解析单元，用于接收来自百兆以太网MII、RMII接口和/或千兆以太网GMII、RGMII接口的以太网输入数据包，并进行语法解析以得出所述以太网输入数据包的源MAC地址、目的MAC地址、源IP地址、目的IP地址、协议字段、目的端口以及控制指令中的任意一项或多项；以及控制逻辑单元，与所述数据包处理单元、所述输入包解析单元以及所述过滤器连接，用于基于从串行控制接口和/或所述输入包解析单元接收到的数据提供对所述数据包处理单元以及所述过滤器的参数配置和控制。为了解决上述技术问题，根据本专利技术的另一实施例，提供了一种数据处理方法，采用上述集成电路执行：步骤10、利用所述集成电路中的串行信号接收模块对接收到的不低于10Gbps的SFI差分信号进行串并转换，得到并行数据流；步骤20、利用所述集成电路中的10G物理层解码模块对所述并行数据流进行解码，得到以太网数据包；步骤30、利用所述集成电路中的过滤模块对所述以太网数据包进行解析，将与过滤器参数一致的以太网数据包进行缓存；以及步骤40、利用所述集成电路中的处理模块读取缓存的组播形式和广播形式的以太网数据包，对多个目的端需要的以太网数据包进行复制，并将所述组播形式和广播形式的以太网数据包修改为单播形式的以太网数据包，并按照千兆以太网或百兆以太网接口规范发送所述单播形式的以太网数据包。对于上述数据处理方法，在本文档来自技高网...

【技术保护点】
一种集成电路，其特征在于，包括：串行信号接收模块，用于对接收到的不低于10Gbps的高速差分信号SFI进行串并转换，得到并行数据流；10G物理层解码模块，与所述串行信号接收模块连接，用于对所述并行数据流进行解码，得到以太网数据包；过滤模块，与所述10G物理层解码模块连接，用于对所述以太网数据包进行解析，将与过滤器参数一致的以太网数据包进行缓存；以及处理模块，与所述过滤模块连接，用于读取缓存的组播形式和广播形式的以太网数据包，并将所述组播形式和广播形式的以太网数据包修改为单播形式的以太网数据包，并按照千兆以太网或百兆以太网接口规范发送所述单播形式的以太网数据包。

【技术特征摘要】
1.一种集成电路，其特征在于，包括：串行信号接收模块，用于对接收到的不低于10Gbps的高速差分信号SFI进行串并转换，得到并行数据流；10G物理层解码模块，与所述串行信号接收模块连接，用于对所述并行数据流进行解码，得到以太网数据包；过滤模块，与所述10G物理层解码模块连接，用于对所述以太网数据包进行解析，将与过滤器参数一致的以太网数据包进行缓存；处理模块，与所述过滤模块连接，用于读取缓存的组播形式和广播形式的以太网数据包，并将所述组播形式和广播形式的以太网数据包修改为单播形式的以太网数据包，并按照千兆以太网或百兆以太网接口规范发送所述单播形式的以太网数据包；其中，所述串行信号接收模块包括：时钟数据恢复单元，用于从所述SFI中恢复输入时钟和串行数据流，并对所述串行数据流进行串并转换，得到并行数据流；所述10G物理层解码模块包括：块同步单元，与所述时钟数据恢复单元连接，用于通过查找所述并行数据流中的块同步头，找到块边界，将所述并行数据流处理为块数据流；解扰器，与所述块同步单元连接，用于对所述块数据流进行数据解扰；以及解码单元，与所述解扰器连接，用于将解扰后的块数据流的数据块和控制块进行分离，并去除块同步头，得到以太网数据包；所述过滤模块包括：缓存器，与所述解码单元连接，用于缓存所述以太网数据包；过滤器，与所述缓存器连接，用于对所述以太网数据包进行解析，将解析得到的字段与过滤器参数进行对比，并丢弃与任一过滤器参数都不吻合的以太网数据包，其中所述过滤器参数包括IP数据包的目的IP地址和协议字段以及UDP数据包的目的端口；以及缓冲区控制单元，与所述过滤器连接，用于将未被所述过滤器丢弃的以太网数据包缓存至内置或外接的缓冲区。2.根据权利要求1所述的集成电路，其特征在于，所述处理模块包括：数据包处理单元，与所述缓冲区控制单元连接，用于从所述缓冲区读取缓存的组播形式和广播形式的以太网数据包，对多个目的端需要的以太网数据包进行复制，确定该以太网数据包需要传送至的MAC目的地址和IP目的地址，并通过修改该以太网数据包的MAC目的地址和/或32位目的IP地址将该以太网数据包修改为单播形式的以太网数据包；以及输出控制单元，与所述数据包处理单元连接，用于按照IEEE802.3和IEEE802.3u中对百兆以太网MII、RMII接口和/或千兆以太网GMII、RGMII接口的规定，将所述单播形式的以太网数据包以并行数据信号的形式发送。3.根据权利要求2所述的集成电路，其特征在于，还包括：输入包解析单元，用于接收来自百兆以太网MII、RMII接口和/或千兆以太网GMII、RGMII接口的以太网输入数据包，并进行语法解析以得出所述以太网输入数据包的源MAC地址、目的MAC地址、源IP地址、目的IP地址、协议字段、目的端口以及控制指令中的任意一项或多项；以及控制逻辑单元，与所述数据包处理单元、所述输入包解析单元以及所述过滤器连接，用于基于从串行控制接口和/或所述输入包解析单元接收到的数据提供对所述数据包处理单元以及所述过滤器的参数配置和控制。4.一种数据处理方法，其特征在于，采用权利要求1-3任一项所述...

【专利技术属性】
技术研发人员：欧阳捷，照尔格图，
申请(专利权)人：北京泽华源科技有限公司，
类型：发明
国别省市：