【技术实现步骤摘要】
【技术保护点】
一种低成本亚纳秒级时间间隔检测电路,主要包括时钟源、时间间隔启动、停止信号处理模块、锁相环PLL模块、“粗”计数模块、“细”计数模块、数据预处理模块、SPI传输模块及NIOS?II处理器;其特征在于:高精度晶振源为频率稳定度优于1×10?1°、数值为10M的高精度晶振;时间间隔启动、停止信号均为上升沿有效的脉冲信号,脉冲高电平持续时间数值为10纳秒及以上,启动信号与D触发器的时钟端相连,D触发器的输入端接高电平,D触发器的输出端与8位计数器的计数时能端相连;锁相环PLL模块型号为EP4C115的FPGA内嵌锁相环,输入包括1个与10M晶振的接口和1个异步复位信号;输出包括1路倍频后200M的0°相移基准时钟信号和相移依次增大72°的4路200M相移时钟信号,并且含有锁相稳定输出的标志信号输出端;“粗”计数器模块包括一个8位的小计数器和一个40位的大计数器级联的计数模块,8位计数器的输入时钟端与PLL模块的基准时钟时钟信号相连,清零端与停止信号相连,计数时能端与D触发器的输出端相连,清零端直接与停止信号相连,进位输出端与大计数器的计数使能端相连,大计数器的时钟端与基准时钟信号相连,清零端 ...
【技术特征摘要】
【专利技术属性】
技术研发人员:胡鹏飞,沈力,杜晔晖,龙波,韩锋,宋茂江,
申请(专利权)人:贵州省计量测试院,
类型:实用新型
国别省市:
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。