用于非易失性存储单元的方法和装置制造方法及图纸

本发明专利技术公开了非易失性存储单元和方法。在一种装置中，形成在半导体衬底的一部分中的非易失性存储单元的阵列包括：第一存储单元，具有第一位单元和第二位单元；第二存储单元，具有第三位单元和第四位单元；以及列复用器，耦合至多条列线，列线中的选定一条耦合至第一存储单元和第二存储单元的第一源极/漏极端子并且耦合至第一存储单元和第二存储单元的第二源极/漏极端子，列复用器将电压耦合至连接至对应于数据的第一存储单元的列线中的一条，并且将电压耦合至连接至对应于互补数据的第二存储单元的列线中的一条。公开了用于操作非易失性存储单元的方法。本发明专利技术还公开了用于非易失性存储单元的方法和装置。

【技术实现步骤摘要】
用于非易失性存储单元的方法和装置
本专利技术涉及非易失性存储单元结构以及用于提供用于嵌入有逻辑电路的非易失性存储单元结构并且与先进半导体制造工艺可兼容的方法。
技术介绍
用于电子电路并且尤其用于在半导体工艺中被制造为集成电路的电子电路的当前一般要求是存储器存储元件的阵列。这些元件可以设置为非易失性存储(NVM)单元。在传统NVM结构中，可以使用FLASH存储器。然而，例如，除了用于逻辑电路的先进半导体工艺之外，FLASH存储器的使用还要求半导体工艺步骤。FLASH单元要求昂贵的工艺步骤。最近，已经开发出逻辑可兼容NVM单元。这些逻辑可兼容存储单元中的一些使用浮置栅极，其中，浮置栅极使用逻辑工艺的栅电极材料和栅极氧化物形成。当用于半导体工艺的工艺节点继续按比例缩小到较小特征尺寸时，栅极氧化物厚度(Tox)也减小到不可靠地制造的可靠浮置栅极单元的点。来自存储的捕捉电荷的泄漏电流可能导致不可操作或不可靠的存储单元；即，浮置栅极单元由于泄漏可能存在误差。使用侧壁存储的NVM单元正被使用。在这些单元中，例如，在单元形式的侧壁电介质中提供电荷捕捉层，单元包括诸如PMOS或NMOS晶体管的MOS晶体管。通过使用沟道热电子(CHE)对单元“进行编程”，可以在侧壁上的电荷捕捉电介质中捕捉电子。然而，当单个侧壁存储区用于以“每位一个单元”布置来存储位信息时，很难获得可靠操作。观察用于单元的编程和未编程电流的改变。这些改变使得难以进行可靠操作。在另一种已知方法中，通过使用两个单元以“每位两个单元”结构存储一位信息来解决这些可靠性问题。这些可以被称为“2T”单元。在该方法中，一个单元存储期望数据，并且另一个单元以互补形式存储期望数据，即，“位”和“位条(bitbar，也称反相位)”。通过使用两条独立位线在读取循环期间从这些单元读取数据，可以通过简单地比较位线和位条位线上的电流(或相应电压)来获得自参考数据值。由于对两个单元中的一个进行编程并且对另一个未编程，所以编程和未编程状态表示所存储的逻辑“0”和所存储的逻辑“1”，两个电流不同并且可以容易地进行比较，并且可以获得非常快速的读取。然而，使用每位两个单元有效地加倍存储数据所需的单元阵列尺寸。这些单元被认为是“2T”单元，并且当与每位一个单元或“1T”布置(每位一个晶体管)进行比较时，要求每位面积的约两倍。需要在为逻辑工艺可兼容的非易失性存储器存储单元的可靠性和密度方面进行改进；即，需要可以在先进半导体工艺中嵌入有逻辑电路的集成电路上制造的非易失性存储单元，而不需要附加步骤或昂贵工艺步骤。
技术实现思路
为了解决现有技术中所存在的缺陷，根据本专利技术的一方面，提供了一种装置，包括：非易失性存储单元的阵列，形成在半导体衬底的一部分中，包括：第一存储单元，具有均用于存储对应于数据位的被捕捉电荷的第一位单元和第二位单元；第二存储单元，具有均用于存储对应于数据位的被捕捉电荷的第三位单元和第四位单元；字线，被耦合以将电压提供给所述第一存储单元和所述第二存储单元的栅极端；以及列复用器，耦合至多条列线，所选择的列线耦合至所述第一存储单元和所述第二存储单元的第一源极/漏极端以及耦合至所述第一存储单元和所述第二存储单元的第二源极/漏极端，所述列复用器被耦合以接收用于存储在所述非易失性存储单元中的数据和互补数据，所述列复用器将电压耦合至与对应于所述数据的所述第一存储单元连接的一条列线并且将电压耦合至与对应于所述互补数据的所述第二存储单元连接的一条列线。在该装置中，所述第一存储单元和所述第二存储单元中均包括MOS晶体管。在该装置中，所述第一位单元、所述第二位单元、所述第三位单元和所述第四位单元都包括所述MOS晶体管的侧壁存储单元。在该装置中，所述第一位单元和所述第二位单元包括第一MOS晶体管的侧壁存储区，并且所述第三位单元和所述第四位单元包括第二MOS晶体管的侧壁存储区。在该装置中，所述侧壁存储单元包括氮化物层。在该装置中，所述侧壁存储单元包括氧化物-氮化物-氧化物层。在该装置中，所述列复用器将选择线电压提供给由所述第一位单元和所述第二存储单元共享的列线。在该装置中，存储单元的阵列包括多个存储单元，所述多个存储单元被布置为行和列，并且沿着行耦合至字线以及沿着列耦合至所述列线。在该装置中，所述半导体衬底进一步包括逻辑电路。在该装置中，所述逻辑电路耦合至存储单元的阵列。根据本专利技术的另一方面，提供了一种方法，包括：在半导体衬底上形成非易失性存储单元的阵列，所述非易失性存储单元的阵列沿着字线布置为行并且沿着列线布置为列，每个非易失性存储单元都具有耦合至所述字线中的一条的栅极端、耦合至所述列线中的一条的第一源极/漏极端以及耦合至所述列线中的另一条的第二源极/漏极端，并且所述非易失性存储单元中的每一个都具有形成用于存储位的第一位单元和第二位单元的第一侧壁存储区和第二侧壁存储区；提供耦合至所述列线的列复用器，所述列复用器在对应于数据输入的逻辑状态的所述列线中的选定一条上提供第一电压，在对应于互补数据输入的逻辑状态的所述列线中的选定另一条上提供第二电压，并且在所述列线中的第三条上提供编程选择电压，至少第一非易失性存储单元和第二非易失性存储单元中的每个都耦合至在所述第一源极/漏极端处的所述编程选择电压，所述第一存储单元在所述第一存储单元的所述第二源极/漏极端处接收所述第一电压，并且所述第二存储单元在所述第二存储单元的所述第二源极/漏极端处接收所述第二电压；以及在耦合至所述第一非易失性存储单元和所述第二非易失性存储单元的选定行的字线上提供编程电压；其中，所述第一存储单元接收所述字线上的所述编程电压并在第一位单元中存储对应于所述数据的所述逻辑状态的电荷，并且所述第二存储单元接收所述字线上所述编程电压并在第二位单元中存储对应于所述互补数据的所述逻辑状态的电荷。在该方法中，存储电荷包括：通过沟道热电子编程存储电荷。在该方法中，形成所述非易失性存储单元的阵列进一步包括：在所述半导体衬底上形成均具有侧壁存储区的MOS晶体管。在该方法中，形成所述MOS晶体管进一步包括：在所述MOS晶体管的侧壁中形成氮化物电荷捕捉区。在该方法中，形成所述MOS晶体管进一步包括：在所述MOS晶体管的侧壁中形成氧化物-氮化物-氧化物电荷捕捉区。该方法进一步包括：在选定行的字线上提供低电压并且在耦合至所述第一存储单元和所述第二存储单元的每条列线上提供高电压，其中，通过热空穴注入擦除所述第一存储单元和所述第二存储单元的位单元。根据本专利技术的又一方面，提供了一种方法，包括：在半导体衬底上形成沿着字线布置为行且沿着列线布置为列的非易失性存储单元的阵列，所述非易失性存储单元中的每一个都具有耦合至所述字线中的一条的栅极端、耦合至所述列线中的一条的第一源极/漏极端以及耦合至所述列线中的另一条的第二源极/漏极端，所述非易失性存储单元中的每一个都具有形成用于存储位的第一位单元和第二位单元的第一侧壁存储区和第二侧壁存储区；在包括第一存储单元和第二存储单元的选定存储单元行的字线上提供读取电压，并且在耦合至所述第一存储单元和所述第二存储单元的一条或多条列线上提供选择电压；以及提供耦合至所述列线的列复用器，所述列复用器在对应于存储在所述第一存储单元中的所存储第一位的逻辑状态的本文档来自技高网...

【技术保护点】
一种装置，包括：非易失性存储单元的阵列，形成在半导体衬底的一部分中，包括：第一存储单元，具有均用于存储对应于数据位的被捕捉电荷的第一位单元和第二位单元；第二存储单元，具有均用于存储对应于数据位的被捕捉电荷的第三位单元和第四位单元；字线，被耦合以将电压提供给所述第一存储单元和所述第二存储单元的栅极端；以及列复用器，耦合至多条列线，所选择的列线耦合至所述第一存储单元和所述第二存储单元的第一源极/漏极端以及耦合至所述第一存储单元和所述第二存储单元的第二源极/漏极端，所述列复用器被耦合以接收用于存储在所述非易失性存储单元中的数据和互补数据，所述列复用器将电压耦合至与对应于所述数据的所述第一存储单元连接的一条列线并且将电压耦合至与对应于所述互补数据的所述第二存储单元连接的一条列线。

【技术特征摘要】
2012.04.30 US 13/460,4871.一种存储装置，包括：非易失性存储单元的阵列，形成在半导体衬底的一部分中，包括：第一存储单元，具有均用于存储对应于数据位的被捕捉电荷的第一位单元和第二位单元；第二存储单元，具有均用于存储对应于数据位的被捕捉电荷的第三位单元和第四位单元；其中，所述第一存储单元包括第一MOS晶体管，所述第二存储单元包括第二MOS晶体管，所述第一位单元和所述第二位单元包括邻接所述第一MOS晶体管的第一栅极侧壁的第一侧壁存储单元，所述第三位单元和所述第四位单元包括邻接第二MOS晶体管的第二栅极侧壁的第二侧壁存储单元，所述第一侧壁存储单元包括邻接所述第一栅极侧壁的第一氧化物-氮化物-氧化物层，所述第一氧化物-氮化物-氧化物层包括从所述第一栅极的一个侧壁经所述第一栅极的顶面延伸跨越到相反侧壁上的连续层；所述第二侧壁存储单元包括邻接所述第二栅极侧壁的第二氧化物-氮化物-氧化物层，所述第二氧化物-氮化物-氧化物层包括从所述第二栅极的一个侧壁经所述第二栅极的顶面延伸跨越到相反侧壁上的连续层；字线，被耦合以将电压提供给所述第一存储单元和所述第二存储单元的栅极端；以及列复用器，耦合至多条列线，所选择的列线耦合至所述第一存储单元和所述第二存储单元的第一源极/漏极端以及耦合至所述第一存储单元和所述第二存储单元的第二源极/漏极端，所述列复用器被耦合以接收用于存储在所述非易失性存储单元中的数据和互补数据，所述列复用器将电压耦合至与对应于所述数据的所述第一存储单元连接的一条列线并且将电压耦合至与对应于所述互补数据的所述第二存储单元连接的一条列线。2.根据权利要求1所述的装置，其中，所述列复用器将选择线电压提供给由所述第一位单元和所述第二存储单元共享的列线。3.根据权利要求1所述的装置，其中，存储单元的阵列包括多个存储单元，所述多个存储单元被布置为行和列，并且沿着行耦合至字线以及沿着列耦合至所述列线。4.根据权利要求1所述的装置，其中，所述半导体衬底进一步包括逻辑电路。5.根据权利要求4所述的装置，其中，所述逻辑电路耦合至存储单元的阵列。6.一种存储方法，包括：在半导体衬底上形成非易失性存储单元的阵列，所述非易失性存储单元的阵列沿着字线布置为行并且沿着列线布置为列，每个非易失性存储单元都具有耦合至所述字线中的一条的栅极端、耦合至所述列线中的一条的第一源极/漏极端以及耦合至所述列线中的另一条的第二源极/漏极端，并且所述非易失性存储单元中的每一个都具有形成用于存储位的第一位单元和第二位单元的第一侧壁存储区和第二侧壁存储区；形成所述非易失性存储单元的阵列进一步包括在所述半导体衬底上形成均具有侧壁存储区的MOS晶体管，形成所述MOS晶体管进一步包括在所述MOS晶体管的侧壁形成氧化物-氮化物-氧化物层，所述氧化物...

【专利技术属性】
技术研发人员：池育德，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：