描述了用于使不同等待时间和页面尺寸的易失性和非易失性存储器交错的存储器控制和方法，其中，单个DDR3存储器控制器与许多存储器模块通信，其至少包括与例如动态随机存取存储器（DRAM）的易失性存储器集成在不同序列或通道中的例如自旋扭矩磁随机存取存储器的非易失性存储器。
【技术实现步骤摘要】
【国外来华专利技术】
【技术保护点】
【技术特征摘要】
【国外来华专利技术】...
【专利技术属性】
技术研发人员：S·M·阿拉姆，T·安德烈，D·古戈尔，
申请(专利权)人：艾沃思宾技术公司，
类型：
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。