【技术实现步骤摘要】
【技术保护点】
一种基于FPGA高速串行IO的保密通信方法，其特征在于，包括：在FPGA芯片中构建数据传输通道，该数据传输通道包括一个Transceiver?RX模块、一个RAM模块、一个加/解密寄存器模块、一个M序列模块和一个Transceiver?TX模块；在通信发送端接入通信传输网络处配置一个所述构建有数据传输通道的FPGA芯片，在通信接收端接入通信传输网络处配置一个所述构建有数据传输通道的FPGA芯片；在通信发送端，将待发送的数据传输进入FPGA芯片，在数据传输通道内进行一次传输，完成数据加密，然后从FPGA芯片输出，进入通信传输网；在通信接收端，将从通信传输网接收的数据先传输进入FPGA芯片，在数据传输通道内进行一次传输，完成数据解密，然后从FPGA芯片输出，进入通信终端。
【技术特征摘要】
【专利技术属性】
技术研发人员：王孙龙，陈伟，祝宁华，刘建国，
申请(专利权)人：中国科学院半导体研究所，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。