三加数二进制并行同步加法器制造技术

本发明专利技术公开了一种三加数二进制并行同步加法器，用于数字算术计算领域的数值计算，它由单元110、120和130组成，单元110用于统计每个权值位原始加数中高电平（如“1”）或者低电平（如“0”）的个数，并在输出端以连续的高电平显示，同时根据其奇偶性选择两组开关中一组导通，以便为单元130提供两路电源；单元120通过开关选择低位的一阶进位线和二阶进位线，来产生一阶进位值和二阶进位值；单元130由低位的一阶进位线和二阶进位线通过同或逻辑和异或逻辑电路对来自单元110的电源进行开关选择而获得最终本位和，所有单元110、120和130都并行工作，同步输出运算结果，本发明专利技术电路结构简单，设计规整，硬件开销少，易于扩展位数，且仅需要3个基本门电路的用时。

【技术实现步骤摘要】

【技术保护点】
一种三加数二进制并行同步加法器，其特征在于，所述加法器主要由相同权值位数相加电路、进位综合电路和最终本位和产生电路组成；相同权值位数相加电路是实现3个一位数相加的电路，它由两部分电路组成，一部份是统计电路，另一部份是电源互补初始加和电路；统计电路主要是统计每个权值位原始加数中高电平“1”或者低电平“0”的个数，并在输出端以连续高电平“1”和连续低电平“0”组合形式显示；电源互补初始加和电路通过统计电路的输出电平控制2组开关，根据该权值位3个原始加数的本位和奇偶性选择其中一组开关导通，以便为最终本位和产生电路提供两路电源，当本位和为奇数时，一组开关导通，奇电源端对外提供电源，另一组开关断开，偶电源端对外呈高阻状态；反之，当本位和为偶数时，偶电源端对外提供电源，奇电源端对外呈高阻状态；进位综合电路的设计原则是：针对于某一位，①当3个数之和为“3”时，置一阶进位线为高电平，同时选择低位的一阶进位线来生成该位二阶进位；②当3个数之和为“2”时，设定一阶进位线为高电平，同时选择低位的二阶进位线来生成该位二阶进位；③当3个数之和为“1”时，置该位二阶进位线为低电平，同时把低位的可能进位，即低位的一阶进位线状态，传输到该位的一阶进位线上；④当3个数之和为“0”时，置该位二阶进位线为低电平，同时把低位的可能二阶进位以一阶进位形式向高位传输；最终本位和产生电路由一个同或门逻辑开关电路和一个异或门逻辑开关电路组成，它们受到进位综合电路的二阶进位线和一阶进位线控制，并分别选择电源互补初始加和电路的奇偶输出电源，同或门逻辑开关电路和异或门逻辑开关电路的输出端被合并作为该位的最终本位和输出。...

【技术特征摘要】

【专利技术属性】
技术研发人员：刘杰，王森，韩修林，张新，王春晓，赵晓云，熊志申，汤铁群，孙倩倩，孙梅娟，
申请(专利权)人：刘杰，
类型：发明
国别省市：