阵列基板及其制造方法、显示装置制造方法及图纸

本发明专利技术公开了一种阵列基板及其制造方法、显示装置，涉及显示领域，可降低阵列基板与彩膜基板对位偏差对透过率的影响，避免对位偏差导致的漏光。本发明专利技术所述阵列基板，包括：基板，形成于基板上的多个像素和分隔像素的黑矩阵；对应黑矩阵所在区域，基板上设置有栅极、栅绝缘层、半导体层、源电极和漏电极；像素的对应区域设置有用于产生电场以驱动液晶的第一电极和第二电极，第二电极设置在第一电极的上方，还包括：图案化的色阻层，所述色阻层设置在栅绝缘层与第二电极所在层之间，并且分布在像素的对应区域。本发明专利技术用于改进显示装置，可提高显示装置的透过率。

【技术实现步骤摘要】
阵列基板及其制造方法、显示装置
本专利技术涉及显示领域，尤其涉及一种阵列基板及其制造方法、显示装置。
技术介绍
液晶显示器因其质量轻、功耗低，辐射小、能大量节省空间等优点，现已取代传统的阴极射线管显示器，广泛应用于各个显示领域，如家庭、公共场所、办公场及个人电子相关产品等。现有液晶面板的制作工艺都是单独制造阵列(Array)基板和彩膜(ColorFilter)基板，然后再将阵列基板和彩膜基板进行对位、成盒(Cell)。但在阵列基板与彩膜基板对位成盒时，由于对位精度的限制，极易出现对位偏差，而对位偏差又会导致漏光、透过率降低等不良；如果将黑矩阵做的足够宽来避免这些问题，又会损失面板的透过率，增加背光成本。
技术实现思路
本专利技术所要解决的技术问题在于提供一种阵列基板及其制造方法、显示装置，可降低阵列基板与彩膜基板对位偏差对透过率的影响，避免对位偏差导致的漏光。为达到上述目的，本专利技术的实施例采用如下技术方案：一种阵列基板，包括：基板，形成于所述基板上的多个像素和分隔所述像素的黑矩阵；对应所述黑矩阵所在区域，所述基板上设置有栅极、栅绝缘层、半导体层、源电极和漏电极；所述像素的对应区域设置有用于产生电场以驱动液晶的第一电极和第二电极，所述第二电极设置在所述第一电极的上方，其特征在于，还包括：图案化的色阻层，所述色阻层设置在所述栅绝缘层与所述第二电极所在层之间，并且分布在所述像素的对应区域。优选地，所述色阻层设置在所述源电极和漏电极所在层的上方，且位于所述第一电极所在层的下方。可选地，所述色阻层设置在所述第一电极之上，且位于所述第二电极的下方。进一步地，所述黑矩阵设置在所述源电极和漏电极所在层之上，并且覆盖薄膜晶体管对应区域，所述薄膜晶体管由所述栅极、栅绝缘层、半导体层、源电极和漏电极构成。更进一步地，所述阵列基板，还包括：树脂层，覆盖在所述黑矩阵及所述第一电极上；钝化层，覆盖在所述树脂层上。优选地，所述第二电极为狭缝状透明电极，且设置在所述钝化层上。可选地，所述色阻层包括若干基色色块，所述像素包括若干亚像素，每一所述基色色块分布在一所述亚像素的对应区域；所述阵列基板还包括：与所述源电极和漏电极位于同一层的数据线，所述数据线的位置对应于所述色阻层中任意两个基色色块的相邻区域。优选地，还包括：与所述栅极同层设置的栅线，所述栅线设置在所述黑矩阵的遮挡位置。本专利技术还提供一种显示装置，包括所述的任一阵列基板。另外，本专利技术还提供一种阵列基板的制造方法，包括：在基板上形成栅金属层，采用构图工艺形成栅线和栅极的图案；形成薄膜晶体管的栅绝缘层、半导体层、源漏电极层的图案；形成黑矩阵层，采用构图工艺在所述薄膜晶体管对应区域形成黑矩阵，所述黑矩阵将基板分隔成多个像素；在所述像素对应区域形成色阻层；形成第一透明导电膜层，采用构图工艺在所述像素对应区域形成第一电极；形成树脂层；形成钝化层；形成第二透明导电膜层，采用构图工艺在所述像素区域形成第二电极。可选地，所述色阻层包括若干基色色块，所述像素包括若干亚像素；所述在所述像素对应区域形成色阻层具体为：重复采用色胶涂覆工艺及构图工艺，形成若干依次排列的基色色块，每一所述基色色块分布在一所述亚像素对应区域。本专利技术还提供第二种阵列基板的制造方法，包括：在基板上形成栅金属层，采用构图工艺形成栅线和栅极的图案；形成薄膜晶体管的栅绝缘层、半导体层、源漏电极层的图案；形成黑矩阵层，采用构图工艺在所述薄膜晶体管对应区域形成黑矩阵，所述黑矩阵将基板分隔成多个像素；形成第一透明导电膜层，采用构图工艺所述像素对应区域形成第一电极；在所述像素对应区域形成色阻层；形成树脂层；形成钝化层；形成第二透明导电膜层，采用构图工艺在所述像素对应区域形成第二电极。本专利技术提供的阵列基板及其制造方法、显示装置，将原本位于彩膜基板的色阻层设置在阵列基板上，从而降低了阵列基板与彩膜基板对位偏差对透过率的影响，降低了漏光不良发生的机率。附图说明图1为本专利技术实施例一提供的阵列基板的结构示意图一；图2为一种现有ADS阵列基板的结构示意图；图3为本专利技术实施例一提供的阵列基板的结构示意图二；图4为本专利技术实施例三提供的阵列基板的制造方法流程图；图5为本专利技术实施例三中阵列基板的制造过程示意图。附图标记说明10-基板，11-栅极，12-栅绝缘层，13-半导体层，14-源电极和漏电极，142-数据线，15-黑矩阵，16-色阻层，17-像素电极，18-树脂层，19-钝化层，20-公共电极，21-公共电极线，30-像素。具体实施方式本专利技术实施例提供一种阵列基板及其制造方法、显示装置，可降低阵列基板与彩膜基板对位偏差对透过率的影响，避免因此导致的漏光不良。下面结合附图对本专利技术实施例进行详细描述。此处所描述的具体实施方式仅仅用以解释本专利技术，并不用于限定本专利技术。实施例一本专利技术实施例提供一种阵列基板，该阵列基板包括：基板，形成于所述基板上的多个像素和分隔所述像素的黑矩阵；对应所述黑矩阵所在区域，所述基板上设置有栅极、栅绝缘层、半导体层、源电极和漏电极；所述像素的对应区域设置有用于产生电场以驱动液晶的第一电极和第二电极，所述第二电极设置在所述第一电极的上方，还包括：图案化的色阻层，所述色阻层设置在所述栅绝缘层与所述第二电极所在层之间，并且分布在所述像素的对应区域。本实施例中的栅极、栅绝缘层、半导体层、源电极和漏电极构成薄膜晶体管。本实施例中的第一电极和第二电极分别指像素电极和公共电极，若其中之一(如第一电极)为像素电极，另一(第二电极)则为公共电极；并且，作为像素电极的第一电极或第二电极与上述薄膜晶体管的漏电极直接相连(或者通过过孔相连)。显示装置工作时，通过该薄膜晶体管控制显示数据的加载。本实施例所述色阻层指覆盖在像素对应区域的红/绿/蓝三基色彩膜，本实施例中将色阻层设置在阵列基板上，具体地，其中，色阻层位于阵列基板的栅绝缘层与第二电极所在层(第二电极层，2ndITO)之间，且位于所述像素对应的区域，可避免降低阵列基板与彩膜基板对位偏差对透过率的影响。进一步地，所述黑矩阵设置在所述源电极和漏电极所在层(源漏电极层)之上，并且覆盖薄膜晶体管对应区域，所述薄膜晶体管由所述栅极、栅绝缘层、半导体层、源电极和漏电极构成。进一步地，所述半导体层与所述源电极漏电极所在层之间还设置有欧姆接触层，目的在于降低半导体层与源电极和漏电极的接触电阻，半导体层与欧姆接触层形成半导体有源层。本实施例中的黑矩阵覆盖薄膜晶体管，色阻层分布在像素的对应区域(即像素区域，由一组横向栅线和一组纵向数据线定义，所述薄膜晶体管位于栅线和数据线的交叉部)。本实施例所述阵列基板上设置有色阻层和黑矩阵，因此阵列基板与彩膜基板对位偏差对透过率的影响得以降低，同时也可避免对位偏差导致的漏光。具体的，如图1所示，为符合本实施例的第一种阵列基板的具体结构，包括：基板10；形成在基板10上的多个像素30和分隔像素30的黑矩阵15；对应黑矩阵15所在区域，基板10上设置的有栅极11、栅绝缘层12、半导体层13、源电极和漏电极(14)；所述像素30的对应区域设置有用于产生电场以驱动液晶的第一电极(像素电极17)和第二电极(公共电极20)，第二电极(公共电极20)设置在第一电极(像素电极17)的上方，本实施例设置于基板本文档来自技高网...

【技术保护点】
一种阵列基板，包括：基板，形成于所述基板上的多个像素和分隔所述像素的黑矩阵；对应所述黑矩阵所在区域，所述基板上设置有栅极、栅绝缘层、半导体层、源电极和漏电极；所述像素的对应区域设置有用于产生电场以驱动液晶的第一电极和第二电极，所述第二电极设置在所述第一电极的上方，其特征在于，还包括：图案化的色阻层，所述色阻层设置在所述栅绝缘层与所述第二电极所在层之间，并且分布在所述像素的对应区域。

【技术特征摘要】
1.一种ADS模式的阵列基板，包括：基板，形成于所述基板上的多个像素和分隔所述像素的黑矩阵；对应所述黑矩阵所在区域，所述基板上设置有栅极、栅绝缘层、半导体层、源电极和漏电极；所述像素的对应区域设置有用于产生电场以驱动液晶的第一电极和第二电极，所述第二电极设置在所述第一电极的上方，其特征在于，还包括：图案化的色阻层，所述色阻层与所述黑矩阵同层设置，所述色阻层设置在所述栅绝缘层与所述第二电极所在层之间，并且分布在所述像素的对应区域；所述色阻层包括若干基色色块，所述像素包括若干亚像素，每一所述基色色块分布在一所述亚像素的对应区域；所述阵列基板还包括：与所述源电极和漏电极位于同一层的数据线，所述数据线的位置对应于所述色阻层中任意两个基色色块的相邻区域；所述第一电极或所述第二电极之一为公共电极，且覆盖数据线区域；在任意两个基色色块的相邻区域根据数据线的线宽选择采用相邻基色色块层叠的结构遮挡，或者直接利用所述数据线进行遮挡；所述黑矩阵设置在所述源电极和漏电极所在层之上，并且覆盖薄膜晶体管对应区域；栅线设置在黑矩阵遮挡的位置；公共电极线与数据线平行纵向排列时，采用与数据线采用同样的方案，即均采用相邻基色色块层叠的结构遮挡，或者不进行遮挡；所述公共电极线与所述栅线平行横向排列时，所述公共电极线与所述栅线采用同样的方案，即设置在有黑矩阵遮挡的位置。2.根据权利要求1所述的阵列基板，其特征在于，所述色阻层设置在所述源电极和漏电极所在层的上方，且位于所述第一电极所在层的下方。3.根据权利要求1所述的阵列基板，其特征在于，所述色阻层设置在所述第一电极之上，且位于所述第二电极的下方。4.根据权利要求1-3任一项所述的阵列基板，其特征在于，所述薄膜晶体管由所述栅极、栅绝缘层、半导体层、源电极和漏电极构成。5.根据权利要求4所述的阵列基板，其特征在于，还包括：树脂层，覆盖在所述黑矩阵及所述第一电极上；钝化层，覆盖在所述树脂层上。6.根据权利要求5所述的阵列基板，其特征在于，所述第二电极为狭缝状透明电极，且设置在所述钝化层上。7.根据权利要求1所述的阵列基板，其特征在于，还包括：与所述栅极同层设置的栅线，所述栅线设置在所述黑矩阵的遮挡位置。8.一种显示装置，其特征在于，包括权利要求1-7任一项所述的ADS模式的阵列基板。9.一种ADS模式阵列基板的制造方法，其特征在于，包括：在基板上形成栅金属层，采用构图工艺形成栅线和栅极的图案；形成薄膜晶体管的栅绝缘层、半导体层、源漏电极层的图案；形成黑矩阵...

【专利技术属性】
技术研发人员：崔贤植，李会，徐智强，严允晟，
申请(专利权)人：京东方科技集团股份有限公司，
类型：发明
国别省市：