【技术实现步骤摘要】
【技术保护点】
一种SET/MOS混合电路构成的阈值逻辑型超前进位加法器,其特征在于:由超前进位逻辑模块、第一加法运算模块和第二加法运算模块构成;所述第一加法运算模块包括信号输入端x0、y0、c0,输出端s0、p0、g0,第一、二两输入SET/MOS混合电路,第一三输入SET/MOS混合电路以及第一四输入SET/MOS混合电路;所述第一两、第二两、第一三、第一四输入SET/MOS混合电路的第一、二输入端分别对应连接到所述信号输入端x0、y0,所述第一三输入SET/MOS混合电路的第三输入端连接到所述信号输入端c0,所述第一三输入SET/MOS混合电路的输出端与所述第一四输入SET/MOS混合电路的第四输入端连接;所述第一两、第二两、第一四输入SET/MOS混合电路的输出端分别对应与所述输出端p0、g0?、s0连接;所述第二加法运算模块包括信号输入端x1、y1、c1,输出端s1、p1、g1,第三、四两输入SET/MOS混合电路,第二三输入SET/MOS混合电路以及第二四输入SET/MOS混合电路;所述第三两、第四两、第二三、第二四输入SET/MOS混合电路的第一、二输入端分别对应连接到所述信号输入端x1 ...
【技术特征摘要】
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。