邻接沟道侧壁的三维存储阵列及其制造方法技术

本发明专利技术公开了一种邻接沟道侧壁的三维存储阵列及其制造方法。存储单元阵列包含一由多个存储单元构成的叠层，该多个存储单元以邻接于在沟道内形成的导线所具有的相对二侧面的方式布置。存储单元的叠层使得各存储单元的存储元件表面成为沟道侧壁的一部分。导线形成于沟道内，而建立跨越各存储单元的存储元件表面的电性接触。制造上述结构的方法是通过一不须使用任何额外掩模的自对准工艺。

【技术实现步骤摘要】

本专利技术是关于一种。
技术介绍
通过施加适于集成电路的电平的电子脉冲，可使得部分金属氧化物的电阻在二或多个合适范围内变化。由于金属氧化物具有结构简单、可与标准CMOS工艺兼容、高速、低耗能以及拥有应用于三维叠层中的潜力的特性，将金属氧化物用于电阻性随机存取存储器(RRAM)装置一事引起了人们广泛的兴趣。氧化钨基RRAM已展现了其在二或多个电阻范围间，具有良好的电阻切换特性。举例而言，可参照美国专利第7，800，094号「Memory Devices Having an EmbeddedResistance Memory with Tungsten Compound and Manufacturing Methods」(申请于2007/12/12)。随着所需数据储存量增加，将可形成于单一衬底上的一阵列内的存储单元数目最大化变得十分重要。其中一种解决办法是单纯地建立一个更大的晶粒，并沿着存储单元形成的水平面增加更多的存储单元。另一种解决办法是建立一个三维结构，而存储单元可彼此叠层于其中。虽然相较于由单一存储单元层形成存储单元阵列的晶粒而言，在相同的底面积上，叠层形态的存 储单元阵列提本文档来自技高网...

【技术保护点】
一种集成电路装置，包括：一导线，具有一第一侧面及一第二侧面；多个层，该多个层各由布置于邻接该导线的该第一侧面与该第二侧面的多个导电垫所构成，该多个导电垫各具有一邻近侧面，该多个邻近侧面是邻近于该多个导电垫对应的该第一侧面与该第二侧面的其中一个；多个金属氧化物存储元件，位于该多个邻近侧面上，并与该多个导电垫对应的该第一侧面与该第二侧面的其中一个有电性交流；以及一垂直连接件阵列，由多个垂直连接件所构成，该多个垂直连接件是分别与该多个导电垫以及一上方电路有电性交流。

【技术特征摘要】

【专利技术属性】
技术研发人员：简维志，李明修，陈士弘，
申请(专利权)人：旺宏电子股份有限公司，
类型：发明
国别省市：