用于双轨存储器中转换电能的方法及器件技术

本发明专利技术公开了一种存储器件，包括以行和列布置的位单元的阵列、多个互补位线对、多根电源线以及多个电压控制电路。阵列中的每列可通过相对应的互补位线对选择。每根电源线连接至相对应列中的位单元。电压控制电路相应地连接至阵列中的各列。响应于与相对应列对应的互补位线对的逻辑电平，每个电压控制电路被配置成设置所述多根电源线中的一根相对应电源线的电压电平。本发明专利技术还公开了用于双轨存储器中转换电能的方法及器件。

【技术实现步骤摘要】

本专利技术涉及半导体
，更具体地，涉及用于双轨存储器中转换电能的方法及器件。
技术介绍
静态随机存取存储器(SRAM)是使用不需要刷新的双稳态电路存储数据位的一种易失性半导体存储器。存储器单元，例如，SRAM，由于其存储一个信息位可以被称为位单元，由两个交叉连接反相器的逻辑状态表示。存储器阵列包括以行和列布置的多个位单元。存储器阵列中的每个位单元通常包括与电源电压和参考(例如，地)电压的连接。位线上的逻辑信号控制从位单元的读取和向位单元的写入，字线控制位线与反相器的连接，否则字线是浮置的。位线可以连接至存储器阵列的一行中的位单元，不同的字线提供给不同的行。位线对可以连接至每一列位单元。对于位单元的读取操作，相对应的位线可以预充电至高(例如，至逻辑高值‘I’)，并且相对应的字线可以是有效的(asserted)。位线的最终值可以相当于存储在位单元的信息位的逻辑值。为了将‘I’写入位单元，可以将相对应的位线中的一个(可表示为BL，BL可用于表示位线)，设为‘I’，以及将另一位线(可表示为BLB，BLB可以用于表示位线)设为‘0’，并且可以使字线为有效。为了写入逻辑低值，替代地，BL和BLB可以分别被设为‘0’和‘1’，并且可以使字线为有效。位线对BL，BLB可以称为互补位线对。应当理解，虽然如此，BL和BLB的值不需是另一个的逻辑互补，例如，如在上述的读取操作中，BL和BLB都设为‘I’。为了改善存储器的存取性能(例如，写入性能)，目前已经使用了双轨电源技术。在双轨电源方法中，电源电压CVDD(其可以表示“单元VDD”)可以提供给位单元。CVDD可以在一些情形下(例如对于第一类型的存储器操作)具有第一电压电平(例如，电源电压VDD)，并且可以在其他情形下(例如对于第二类型的存储器操作)具有第二电压电平
技术实现思路
为了解决现有技术中所存在的问题，根据本专利技术的一个方面，提供了一种存储器件，包括:以行和列布置的位单元的阵列；多个互补位线对，所述阵列的每列可通过对应的互补位线对选择；多根电源线，每根电源线连接至相对应列中的所述位单元；以及多个电压控制电路，连接至所述阵列的各列，每个电压控制电路被配置成响应于与相对应列对应的互补位线对的逻辑电平，设置所述多根电源线中的一根相对应电源线的电压电平。在可选实施方式中，所述位单元的阵列是静态随机存取存储器(SRAM)阵列。在可选实施方式中，每个电压控制电路设置为与在相对应列一端的位单元相邻。 在可选实施方式中，所述多个电压控制电路是多个第一电压控制电路，所述器件进一步包括连接至所述阵列的各列的多个第二电压控制电路；其中所述多个第二电压控制电路中的每一个被配置成响应于与相对应列对应的互补位线对的逻辑电平，为所述多根电源线中的一根相对应电源线设置电压电平；其中所述多个第二电压控制电路中的每一个设置为与相对应列另一端部的位单元相邻。在可选实施方式中，所述位单元的阵列是位单元的第一阵列，所述器件进一步包括以行和列布置的位单元的第二阵列，所述第一阵列和所述第二阵列具有相同的列数，所述第二阵列中的每一列可通过对应的互补位线对选择，每根电源线连接至在相对应列中的所述第二阵列的位单元；其中每个电压控制电路连接至所述第二阵列中的一列，并且所述第一阵列和所述第二阵列中的与每一相同电压控制电路连接的列相同；其中每个电压控制电路设置为与在相对应列一端的所述第二阵列的位单元相邻。在可选实施方式中，每个电压控制电路可被配置成对于写入操作和读取操作选择性地在相对应的电源线处分别提供第一电压电平和第二电压电平，以存取所述位单元的阵列。在可选实施方式中，每个电压控制电路连接至电源电压，并且所述第二电压电平实质上等于所述电源电压。在可选实施方式中，每个电压控制电路包括:与非门NAND逻辑电路，包括连接至与相对应列对应的位线对中的相对应位线的第一输入节点和第二输入节点；以及第一PMOS晶体管，包括连 接至所述NAND逻辑电路的输出节点的栅极，以及连接至电源电压的源极，以及连接至与相对应列对应的电源线的漏极。在可选实施方式中，每个电压控制电路进一步包括NMOS晶体管，所述NMOS晶体管包括连接至与相对应列对应的电源线的源极以及连接至所述电源电压的漏极。在可选实施方式中，每个电压控制电路的所述NMOS晶体管进一步包括连接至预定电压的栅极。在可选实施方式中，所述预定电压是电源电压。在可选实施方式中，每个电压控制电路的所述NMOS晶体管进一步包括连接至所述NAND逻辑电路的所述输出节点的栅极。在可选实施方式中，每个电压控制电路进一步包括第二 PMOS晶体管，所述第二PMOS晶体管包括连接至所述电源电压的源极，连接至与相对应列对应的电源线的漏极，以及连接至所述第二 PMOS晶体管漏极的栅极。在可选实施方式中，每个电压控制电路进一步包括:反相器，所述反相器具有连接至所述NAND逻辑电路的所述输出节点的输入节点；第一NMOS晶体管，包括连接至与相对应列对应的电源线的漏极，以及连接至所述NAND逻辑电路的所述输出节点的栅极；第二 NMOS晶体管，包括连接至所述反相器的输出节点的栅极，连接至所述第一 NMOS晶体管的源极的漏极，以及连接至地节点的源极；以及电容器，连接在所述第二 NMOS晶体管的所述漏极和所述地节点之间。在可选实施方式中，所述电容器由金属-绝缘体-金属(MIM)或者金属-氧化物-金属(MOM)结构形成。在可选实施方式中，每个电压控制电路进一步包括:第一 NMOS晶体管，包括连接至与相对应列对应的电源线的源极，以及连接至所述NAND逻辑电路的所述输出节点的栅极；第二 NMOS晶体管，包括连接至与相对应列对应的位线对中的第一位线的栅极，以及连接至所述第一NMOS晶体管的所述源极的漏极；第三NMOS晶体管，包括连接至所述位线对中的第二位线的栅极，以及连接至所述第一 NMOS晶体管的所述源极的漏极；以及第二 PMOS晶体管，包括连接至所述第二 NMOS晶体管和所述第三NMOS晶体管的源极的漏极，以及连接至地节点的栅极，以及连接至所述地节点的源极。根据本专利技术的另一个方面，还提供了一种包括电源结构的存储器件，所述电源结构包括:与非门NAND逻辑电路，包括第一输入节点和第二输入节点以及输出节点；第一 MOS晶体管，包括连接至所述NAND逻辑电路的所述输出节点的栅极，连接至电源电压的源极以及连接至电源线的漏极，所述第一 MOS晶体管为PMOS晶体管；第二 MOS晶体管，包括连接至所述电源线的第一端，以及连接至所述电源电压的第二端；以及调节器电路，连接至所述NAND逻辑电路的所述输出节点并且连接至所述电源线，所述调节器电路被配置成基于在所述NAND逻辑电路的所述输出节点的电压调节在所述电源线的电压特性。在可选实施方式中，存储器件进一步包括:以行和列布置的位单元的阵列；以及配置成选择所述阵列中的相对应列的第一位线和第二位线；其中所述NAND逻辑电路的所述第一输入节点和所述第二输入节点分别连接至所述第一位线和第二位线。在可选实施方式中，所述第二 MOS晶体管是NMOS晶体管，并且所述第一端和所述第二端分别是源极端和漏极端，所述第二 MOS晶体管进一步包括连接至所述电源电压的栅极。在可选实施方式中，所述第二 MOS晶本文档来自技高网...

【技术保护点】
一种存储器件，包括：以行和列布置的位单元的阵列；多个互补位线对，所述阵列的每列可通过对应的互补位线对选择；多根电源线，每根电源线连接至相对应列中的所述位单元；以及多个电压控制电路，连接至所述阵列的各列，每个电压控制电路被配置成响应于与相对应列对应的互补位线对的逻辑电平，设置所述多根电源线中的一根相对应电源线的电压电平。

【技术特征摘要】
2012.01.27 US 13/359,6631.一种存储器件，包括: 以行和列布置的位单元的阵列； 多个互补位线对，所述阵列的每列可通过对应的互补位线对选择； 多根电源线，每根电源线连接至相对应列中的所述位单元；以及多个电压控制电路，连接至所述阵列的各列，每个电压控制电路被配置成响应于与相对应列对应的互补位线对的逻辑电平，设置所述多根电源线中的一根相对应电源线的电压电平。2.如权利要求1所述的存储器件，其中所述位单元的阵列是静态随机存取存储器(SRAM)阵列。3.如权利要求1所述的存储器件，其中每个电压控制电路设置为与在相对应列一端的位单元相邻。4.如权利要求3所述的存储器件，其中所述多个电压控制电路是多个第一电压控制电路，所述器件进一步包括连接至所述阵列的各列的多个第二电压控制电路； 其中所述多个第二电压控制电路中的每一个被配置成响应于与相对应列对应的互补位线对的逻辑电平，为所述多根电源线中的一根相对应电源线设置电压电平； 其中所述多个第二电压控制电路中的每一个设置为与相对应列另一端部的位单元相邻。5.如权利要求3所述的存储器件，其中所述位单元的阵列是位单元的第一阵列，所述器件进一步包括以行和 列布置的位单元的第二阵列，所述第一阵列和所述第二阵列具有相同的列数，所述第二阵列中的每一列可通过对应的互补位线对选择，每根电源线连接至在相对应列中的所述第二阵列的位单元； 其中每个电压控制电路连接至所述第二阵列中的一列，并且所述第一阵列和所述第二阵列中的与每一相同电压控制电路连接的列相同； 其中每个电压控制电路设置为与在相对应列一端的所述第二阵列的位单元相邻。6.如权利要求1所述的存储器件，其中每个电压控制电...

【专利技术属性】
技术研发人员：廖忠志，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：