低功率、低延时的功率门控设备制造技术

一种低功率、低延时的功率门控（LPLLPG）电路，用于例如在睡眠或待机模式中切断或降低提供给一个或多个电子部件的功率。通过调整功率门控电路中的至少一个晶体管的大小来控制起动电流；并且通过不使用额外延迟器件来降低在待机状态和激活状态两种状态中的功率门控电路的功耗。通过施加/使用逻辑器件而不是延迟信号来执行提高具有低起动电流的门控电压源。直到门控电压源升高到接近非门控电压源的电平为止，此逻辑器件也不导通功率门控电路中的晶体管。通过不使用额外的延迟单元，实现更快的关闭门控电压源。（*该技术在2022年保护过期，可自由使用*）

【技术实现步骤摘要】

本公开总体涉及电子电路。具体而言，本公开涉及一种功率门控(power-gate)电路，但不限于此。
技术介绍
功率门控(power-gating)技术一般包括当某种/某些电子电路部件未被使用时，例如在睡眠或待机模式中，切断或降低供给这种/这些电子电路部件的功率。控制起动电流(ON-rush current)为功率门控技术的挑战之一。例如，某些电子部件可能不能承受所供电流中的短时尖峰/增加-当功率门控电路接通至这种电子部件的电源时，当所供电流达到较低稳定状态电平之前可能有起动电流的初始高电平时，该高电流可变为非常严重的问题。为了解决起动电流，传统的功率门控方法/电路提供了专用的额外延迟元件。所述延迟元件用于对所供电压提供延迟，以从较低电平提高到较高(例如接近或几乎等于满操作)电平。在所供电压的延迟提高可以尝试解决高起动电流的问题的同时，在激活和睡眠/待机模式两个模式期间额外延迟单元也具有功耗。此外，额外延迟单元降低了传统功率门控单元的关闭速度，使得在功率门控电路能够降低供给电子部件的功率之前，在关闭过程期间具有一定量的功耗。
技术实现思路
根据本专利技术的实施例，提供一种用于功率门控的设备，本文档来自技高网...

【技术保护点】
一种用于功率门控的设备，包括：?功率门控单元，其具有至少一个晶体管，所述功率门控单元被配置成转换到第一状态，在所述第一状态中，电压源由所述功率门控单元控制为具有第一电平，并且所述功率门控单元被配置为转换到第二状态，在所述第二状态中，所述电压源由所述功率门控单元控制为具有高于所述第一电平的第二电平；?限流器单元，其被耦合到所述功率门控单元，并且被配置为在转换到所述第二状态期间降低电流的大小和变化率；以及?延迟单元，其被耦合到所述功率门控单元以及所述限流器单元，并且被配置为在转换到所述第一状态期间去除所述功率门控单元中的短路路径，?其中所述功率门控单元包括逻辑器件，所述逻辑器件被配置为延迟所述电压...

【技术特征摘要】
2011.06.29 US 13/172,7881.一种用于功率门控的设备，包括: 功率门控单元，其具有至少一个晶体管，所述功率门控单元被配置成转换到第一状态，在所述第一状态中，电压源由所述功率门控单元控制为具有第一电平，并且所述功率门控单元被配置为转换到第二状态，在所述第二状态中，所述电压源由所述功率门控单元控制为具有高于所述第一电平的第二电平； 限流器单元，其被耦合到所述功率门控单元，并且被配置为在转换到所述第二状态期间降低电流的大小和变化率；以及 延迟单元，其被耦合到所述功率门控单元以及所述限流器单元，并且被配置为在转换到所述第一状态期间去除所述功率门控单元中的短路路径， 其中所述功率门控单元包括逻辑器件，所述逻辑器件被配置为延迟所述电压源向所述第二电平的增大，并且在所述电压源增大到所述第二电平的同时保持所述至少一个晶体管去激活。2.根据权利要求1所述的设备，其中为了在转换到所述第二状态期间降低所述电流的大小，所述限流器单元包括并且被配置为操作尺寸比所述功率门控单元的所述至少一个晶体管的尺寸小的晶体管。3.根据权利要求1所述的设备，还包括与所述功率门控单元串联耦合的至少另一功率门控单元，其中所述至少另一功率门控单元与所述功率门控单元具有相同的部件和配置，并且其中基于用于接收所述电压源的电子部件的尺寸和功耗规格来选择所述至少另一功率门控单元的数量。4.根据权利要求 1所述的设备，还包括: 至少一个延迟元件，其被耦合到单个所述功率门控单元的下游；以及至少一个其他功率门控单元，其被耦合到所述至少一个延迟元件的下游，所述至少一个其他功率门控单元不具有延迟元件并且具有尺寸大于所述至少一个晶体管的尺寸的晶体管，其中所述至少一个其他功率门控单元的所述晶体管被配置为将所述电压源转换到所述第一电平和所述第二电平。5.根据权利要求1所述的设备，其中所述功率门控单元被配置为接收输入信号，并且其中所述功率门控单元的逻辑器件包括: 上拉晶体管，其被耦合到所述至少一个晶体管，并且被配置为响应于所述输入信号的第一逻辑电平而激活，以在转换到所述第一状态期间将所述至少一个晶体管去激活；以及下拉晶体管，其被耦合到所述上拉晶体管和所述至少一个晶体管， 其中所述上拉晶体管被配置为响应于所述输入信号的第二逻辑电平而去激活，以在转换到所述第二状态期间开始激活所述下拉晶体管，以及 其中所述下拉晶体管的激活不完全，以在所述第二状态期间所述电压源向所述第二电平增大的同时保持所述至少一个晶体管去激活，直到所述电压源达到所述第二电平之后。6.根据权利要求5所述的设备，其中所述至少一个晶体管包括: 第一晶体管，在所述第二状态期间所述电压源向所述第二电平增大的同时保持所述第一晶体管去激活，并且当达到所述第二电平时，所述第一晶体管被激活； 第二晶体管，其被耦合到所述第一晶体管，并且被配置为当所述第一晶体管激活时被激活；以及第三晶体...

【专利技术属性】
技术研发人员：S·保罗，J·A·翁，
申请(专利权)人：英特尔公司，
类型：实用新型
国别省市：