用以降低超低k介电薄膜的黏着层厚度并提高抗破坏性的工艺制造技术

提供了一种改良的方法用于沉积超低介电常数薄膜堆栈。本发明专利技术实施例藉由降低超低介电薄膜堆栈中的氧化物黏着层厚度而将来自沉积超低介电常数薄膜堆栈的最初阶段的k(介电常数)影响最小化，因而将薄膜堆栈的厚度非均匀性降低至小于2%。所述改良的工艺以较低的沉积速率与较低的等离子体密度以及较高的总流速，在超低介电薄膜堆栈中沉积氧化物黏着层与块层，从而在薄膜沉积期间产生共沉积物质的较佳封装/排序，所述较佳封装/排序导致较高机械强度与较低孔隙率。

Process for reducing adhesion layer thickness of ultra low k dielectric film and improving anti destructive property

An improved method for depositing a low dielectric constant thin film stack is provided. The embodiment of the invention by reducing the thickness of the oxide layer adhesion of ultra low dielectric film stack in the initial stage of deposition from super low dielectric constant film stack K (dielectric constant) effects minimized, will therefore film stack thickness nonuniformity is reduced to less than 2%. The improved process to the total flow rate lower deposition rate and lower plasma density and higher, in the ultra low dielectric film stack deposition oxide adhesion layer and block layer, resulting in better packaging / co deposition material ordering in thin films during deposition, the preferred packaging / sorting leads to porosity low and high mechanical strength.

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术实施例大体上涉及集成电路的制造。更具体地，这些实施例涉及用于沉积集成电路的低介电常数薄膜的工艺。
技术介绍
自从数十年前最初引进半导体器件以来，此类器件的几何结构在尺寸上已显著地缩小。之后，集成电路大体上遵循每两年尺寸减半的法则(通常称为摩尔定律)，所述法则表示容纳在芯片上的器件数量每两年会加倍。现今的制造工厂常规地生产具有65nm与甚至为45nm特征尺寸的器件，而未来的工厂将很快地生产具有更小几何结构的器件。在铜双镶嵌互连工艺技术中，由于必须缩小介于相邻金属线之间的电容性耦合以进一步缩小集成电路上的器件尺寸，因此器件几何结构的持续缩减需要具有较低介电常数(k)值的薄膜。一种已用于获得超低介电常数(k〈2.5)的方法为制造硅矩阵与有机致孔剂的混合薄膜，所述混合薄膜是由包含有机硅化合物的气体混合物与包含热不稳定物质或挥发性基团(致孔剂)的化合物沉积而得，且接着将已沉积的薄膜以UV固化或热处理进行后处理，由所述已沉积的薄膜中移除致孔剂的热不稳定物质或挥发性基团，从而在这些薄膜中产生纳米尺寸的孔隙，所述方法降低了这些薄膜的介电常数。已知纳米孔(nanoporous)薄膜对于下面的阻挡/衬垫层的黏着性小于氧化娃。可藉由沉积氧化物黏着层来获得黏着性的改善，所述氧化物黏着层可促进界面处的黏着性。为了进一步改善黏着性，建议可在黏着与主要低k薄膜沉积步骤之间使用具有逐渐增加碳含量的梯度层。然而，在此梯度层中硅与致孔剂流动的非受控转移会导致非期望的气相反应(归因于RF功率、压力与流速等等的各种变化)，从而在薄膜上造成粒子群集和/或在薄膜中或在接口处形成碳凸块。此外，已知如上述所开发的超低介电常数薄膜呈现比期望更差的机械性质，例如，不良的机械强度(模数约等于4GPa)，所述不良的机械强度使得所述薄膜在后续半导体处理步骤期间容易遭受损坏。并且，由于目前用来使超低介电常数薄膜与下面的阻挡/衬垫层具有较佳黏着性的氧化物黏着层构成所述介电薄膜堆栈的主要部分，且所述氧化物黏着层通常具有较高的介电常数(k约为3.5)与很高的厚度非均匀性，因此无法如预期般地降低所产生的介电薄膜堆栈的总介电常数与厚度非均匀性。因此，需要一种制造超低介电常数材料的工艺，所述超低介电常数材料具有改良的机械强度、降低的厚度非均匀性以及使来自沉积超低介电常数材料的最初阶段的k(介电常数)增加最小化，而对于较低应用厚度的可控性不会造成危害
技术实现思路
本专利技术实施例大体上提供一种方法，用于以崭新的工艺参数来沉积超低介电常数薄膜。在一个实施例中，所述方法包含:使气体混合物流入处理腔室中，以藉由将射频(RF)功率施加至所述处理腔室，而在基板上沉积起始层(氧化物层)，所述气体混合物包含一种或多种有机硅化合物的流速与一种或多种致孔剂化合物的流速；提高所述一种或多种有机硅化合物的流速，直到达到所述一种或多种有机硅化合物的最终流速，用以在所述起始层上沉积第一过渡层；且在所述一种或多种有机硅化合物以最终流速流动的同时，提高所述一种或多种致孔剂化合物的流速，直到达到所述一种或多种致孔剂化合物的最终流速，用以在所述第一过渡层上沉积第二过渡层，其中在介于约350W至约500W的低RF功率下执行所述沉积，且所述RF功率与总流速的比率为介于约0.lff/sccm至约0.3W/SCCm。在实施方式中将进一步讨论各种处理参数与前驱物。在另一实施例中，所述方法包含提供承载衬垫/阻挡层的基板；以介于约1000 A/min至约3500 A/min的沉积速率，在所述衬垫/阻挡层上沉积含碳氧化物黏着层，所述沉积包含:使气体混合物流入处理腔室中，以藉由在13.56MHz下将约300W至约600W的射频(RF)功率水平施加至所述处理腔室，而在基板上沉积起始层，所述气体混合物包含一种或多种有机硅化合物的流速与一种或多种致孔剂化合物的流速；提高所述一种或多种有机硅化合物的流速，直到达到所述一种或多种有机硅化合物的最终流速，用以在所述起始层上沉积第一过渡层；且提高所述一种或多种致孔剂化合物的流速，直到达到所述一种或多种致孔剂化合物的最终流速，同时所述一种或多种有机硅化合物以最终流速流动，用以在所述第一过渡层上沉积第二过渡层；在所述黏着层上沉积低k薄膜；且固化已沉积的低k薄膜，用以在已沉积的低k薄膜中形成纳米孔。在实施方式中将进一步讨论各种处理参数与前驱物。附图说明本专利技术的更特定描述、以上简单概述，可藉由参考附图中所叙述的一些实施例来了解，因此可更详细了解本专利技术的上述特征。然而，应当注意附图仅说明本专利技术的典型实施例，并且因此不应被视为对本专利技术范围的限制，因为本专利技术可容许其它等效实施例。图1A为根据本专利技术实施例所形成的介电薄膜堆栈的横截面视图。图1B为图1A所示的薄膜堆栈的一部分的放大横截面图。图2为工艺流程图，所述工艺流程图说明根据本专利技术实施例的沉积超低k纳米孔薄膜堆栈的方法。图3为示例性处理腔室的横截面图，所述处理腔室可用于实施本专利技术实施例。图4藉由SMS分析说明在有机硅酸盐介电薄膜堆栈中元素浓度的深度分布。具体实施例方式本专利技术提供一种沉积低介电常数薄膜的方法。所述低介电常数薄膜包含娃、氧、氢与碳。已证明本专利技术实施例能够藉由减少黏着层的厚度而显著地降低黏着层对于超低介电常数薄膜堆栈的k(介电常数)影响。藉由将黏着层厚度降低至约或少于200 还可将超低介电薄膜堆栈(小于2 kA)的厚度非均匀性降低至小于2%。如以下将讨论的，以较低的沉积速率与较低的等离子体密度、以及较高的总流速来沉积改良的氧化物黏着层，从而在薄膜沉积期间，产生共沉积物质的较佳封装/排序，此导致较高的机械强度与较低的孔隙率。改良的黏着层提供高附着能，使超低介电常数薄膜与下面的阻挡/衬垫层具有较佳的黏着性。所产生的低介电薄膜具有纳米尺寸的孔洞以及较紧密的孔洞尺寸分布。所述低介电常数薄膜具有约3.0或更低的介电常数，较佳的为约2.5或更低。所述低介电常数薄膜可具有至少约6.5GPa或更高的弹性模数。图1A示意性地说明根据本专利技术实施例所形成的介电薄膜堆栈100的横截面视图。尽管未在此表示，但可考虑到本专利技术的介电薄膜堆栈100可作为双镶嵌结构中的金属间介电层，所述双镶嵌结构通常包含以交替或所需顺序所沉积的一个或多个纳米孔的金属间介电层(未图示)以及一个或多个蚀刻终止层(未图示)，所述蚀刻终止层为氧化硅、氮化硅、氧氮化硅、或非晶型的氢化碳化硅。接着，将抗反射涂层(未图示)与包含光阻层的沟槽光掩模(未图示)分别沉积在已沉积的薄膜层上，并以惯用的光刻技术以显影金属化结构的方式将抗反射涂层与沟槽光掩模图案化，所述金属化结构以所需金属(例如，铜)来填充。可重复所述双镶嵌形成工艺，用以沉积所需数量的互连层级。可受益于本专利技术的示例性双镶嵌结构进一步在2009年6月16日授权给Francimar Schmitt等的共同转让的美国专利号7，547，643中描述，全文以引用的方式并入本专利技术中。大体上，如图1A所示的介电薄膜堆栈100包含承载衬垫/阻挡层104的基板102，所述衬垫/阻挡层104作为后续黏着层106与下面的基板表面103以及形成在基板表面103上的金属线108之间的隔离层。将低k层110沉积在黏着层106上，所述低k层110被封顶层112所封本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：M·查布拉，K·S·伊姆，A·T·迪莫斯，
申请(专利权)人：应用材料公司，
类型：
国别省市：