用于模拟电路故障诊断和预测的FPGA装置，包括FPGA板卡，FPGA板卡采用以太网通信方式和计算机主机相连，上位机软件运行于计算机主机中；FPGA板卡用于完成待测模拟电路的可及节点电压信息和网络频谱特性数据的采集、缓存、预处理、备份，并将原始信号和模拟电路故障信息打包传输至上位机软件；上位机软件用于接收FPGA板卡发送来的数据帧，提供模拟电路故障诊断和预测的界面软件，同时提供原始数据的交付接口，能够无缝的将数据交付给计算机主机的其他分析平台进行后续的处理、分析和备份。本发明专利技术对某大规模舰艇模拟电路和RFID滤波网络均进行了测试和诊断，故障诊断的正确率都大于95%,拒识率和误识率均小于3%。
【技术实现步骤摘要】
本专利技术涉及模拟电路故障检测、诊断和预测领域，更具体的说是涉及一种用于模拟电路故障诊断和预测的FPGA装置。
技术介绍
模拟电路中，器件的非线性、容差、环境变化等因素往往引起电路的故障多种多样，尤其是其中的软故障不具备明显规律性和可再现性。在60多年的模拟电路故障诊断研究和发展中，涌现出了很多方法，如:故障字典法、参数识别法、故障验证法、模糊理论、神经网络以及小波分析等，为解决模拟电路故障提供了一些阶段性思路和方案。但是上述方法大多停留在仿真阶段。以FPGA为核心的实时信号处理系统，因其强大的实时分析能力和灵活的编程实现方法，已经广泛的应用通信、雷达、图像等领域。那么，将FPGA应用于模拟电路健康管理领域具有可行性和生命力。中国专利200810044671.2公开的《一种基于混杂算法的模拟电路状态预测方法》以及中国专利201110204890.4公开的《一种基于自回归滑动平均的模拟电路故障预测方法》都为模拟电路故障预测提出了可行性方法，但是没有给出直观的测试平台，实现难度大，倘若以计算机为核心的传统验证平台为硬件系统，则规模非常庞大且数据处理存在滞后性，故障特征信息计算能力差。
技术实现思路
本专利技术要解决的技术问题是，解决模拟电路故障诊断和预测算法缺乏验证平台而停留在仿真阶段的问题，克服以计算机为核心的传统验证平台硬件系统庞大且数据处理存在滞后性的劣势，提供一种具备丰富模拟电路故障特征信号采集接口以及强大故障特征信息计算能力的高集成度FPGA装置。本专利技术解决其技术问题所采用的技术方案是: 用于模拟电路故障诊断和预测的FPGA装置，包括FPGA板卡，FPGA板卡采用以太网通信方式和计算机主机相连，上位机软件运行于计算机主机中。所述FPGA板卡用于完成待测模拟电路的可及节点电压信息和网络频谱特性数据的采集、缓存、预处理、备份，并将原始信号和模拟电路故障信息打包传输至上位机软件； 所述上位机软件用于接收FPGA板卡发送来的数据帧，提供模拟电路故障诊断和预测的界面软件，同时提供原始数据的交付接口，能够无缝的将数据交付给计算机主机进行后续的处理、分析和备份； 所述FPGA板卡采用以太网通信方式和计算机主机相连，并在符合TCP/IP相关通信协议规范前提下，可支持自定义数据帧格式。进一步，所述FPGA板卡包括模拟电路故障信息采集部分、数据处理部分、数据存储部分以及数据传输部分；模拟电路故障信息采集部分对外和待测模拟电路双向连接，对内和数据处理部分双向连接；数据处理部分和数据存储部分双向连接，数据处理部分还与数据传输部分也双向连接，数据传输部分对外和上位机软件双向连接。进一步，所述模拟电路故障信息采集部分包括可及节点电压采集部分、网络频谱特性提取部分以及采集驱动程序部分。所述可及节点电压采集部分采用数据采集子板的形式，用于采集待测模拟电路可及节点电压值，作为提取故障信息的第一组原始数据； 所述网络频谱特性提取部分以模数转换芯片MAX12529为采集核心，以数模转换芯片DAC902为测试信号产生核心，数模转换芯片DAC902与信号调理电路连接，模数转换芯片MAX12529与第一信号预处理电路、第二信号预处理电路连接，模数转换芯片MAX12529、数模转换芯片DAC902通过信号调理电路、第一信号预处理电路、第二信号预处理电路，能够对待测模拟电路的幅频特性和相频特性进行实时监测，将实时监测到的频谱特性作为提取故障信息的第二组原始数据。所述采集驱动程序部分包括DDS (Direct Digital Synthesizer) IP核、高速数据采集驱动和电平信号采集驱动，其中，所述DDS IP核通过第一控制总线以及第一数据总线与所述数模转换芯片DAC902连接，用于任意测试信号的产生； 所述高速数据采集驱动通过第二控制总线、差分时钟信号以及两条第二数据总线与所述模数转换芯片MAX12529连接，用于完成两路高速信号的同步采样； 所述电平信号采集驱动通过第三控制总线以及第三数据总线与所述数据采集子板连接，用于实现所述可及节点电压量的采集； 所述数据处理部分包括MicroBlaze软核处理器、Block RAM (块随机存储器)/ FIFO模块(先入先出队列模块)和DCM模块(数字时钟管理模块)；。优选的，在所述FPGA板卡中，所述数据处理部分充分利用FPGA的并行执行能力，规划和使用片内的寄存器、Block RAM (块随机存储器)/FIFO、DCM(Digital ClockManager)以及DSP48E等资源，在FPGA内部构建模拟电路故障诊断和预测算法的硬件执行模型并予以实现。所述数据处理部分的故障诊断和预测的算法不拘泥于形式，均肢解为算术、逻辑、关系以及数据运算，在所述FPGA片内完成硬件执行，结果的得出具有实时性的特点，能够实现模拟电路故障在线检测、诊断和预测。优选的，在所述的FPGA板卡中，所述数据存储部分包括SD卡驱动、闪存控制器、MPMC (Mult1-Port Memory Controller)多端口 内存控制器、DDR2 内存条、SD 卡、FLASH 阵列。所述SD卡驱动与所述SD卡双向连接，所述闪存控制器与所述FLASH阵列双向连接，FLASH阵列用于实现待测模拟电路的可及节点电压信息和网络频谱特性数据的备份； 所述MPMC多端口内存控制器和DDR2内存条连接，DDR2内存条用于大批量原始或中间数据的缓存，能够大规模扩充所述数据处理部分的片内Block RAM (块随机存储器)/FIFO空间，为海量数据处理提供存储空间，本专利技术标准配置为1GB，最大可支持4GB。优选的，在所述的FPGA板卡中，所述数据传输部分包括MAC控制器、UART控制器、物理层控制芯片LAN83C185以及MAX3232和外围电路构成。所述MAC控制器通过接收时钟RX_CLK、接收数据RXD (4:0)、发送时钟TX_CLK、发送数据 TXD (4:0)、标志信号 CRS (Carrier Sense)、串行配置时钟信号MDC (Management DataClock)以及串行配置数据信号MDIO (Management Data Input/Output)与物理层控制芯片LAN83C185连接；用于将原始信号和模拟电路故障信息打包传输至计算机主机。所述UART控制器和MAX3232连接，用于计算机主机对FPGA板卡进行监控。优选的,所述MicroBlaze软核处理器内嵌于FPGA板卡中,MicroBlaze软核处理器通过PLB总线与DDS IP核连接，MicroBlaze软核处理器通过PLB总线与高速数据采集驱动、电平信号采集驱动、SD卡驱动、闪存控制器、MPMC多端口内存控制器、MAC控制器、UART控制器、Block RAM (块随机存储器)/FIFO模块(先入先出队列模块)、DCM模块(数字时钟管理模块)双向连接。所述MicroBlaze软核处理器通过PLB (Processor Local Bus)管理和调度所述DDS IP核、高速数据采集驱动、电平信号采集驱动、SD卡驱动、闪存控制器、MPMC多端口内存控制器、MAC控制器、UART控制器、Block RAM (块随机存储器)/FIFO模块(先本文档来自技高网...
【技术保护点】
用于模拟电路故障诊断和预测的FPGA装置，其特征在于，包括FPGA板卡，FPGA板卡采用以太网通信方式和计算机主机相连，上位机软件运行于计算机主机中；所述FPGA板卡用于完成待测模拟电路的可及节点电压信息和网络频谱特性数据的采集、缓存、预处理、备份，并将原始信号和模拟电路故障信息打包传输至上位机软件；所述上位机软件用于接收FPGA板卡发送来的数据帧，提供模拟电路故障诊断和预测的界面软件，同时提供原始数据的交付接口，能够无缝的将数据交付给计算机主机进行后续的处理、分析和备份。
【技术特征摘要】
【专利技术属性】
技术研发人员：何怡刚，罗旗舞，于文新，吴先明，郑剑，李中群，
申请(专利权)人：湖南大学，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。