本发明专利技术提供一种混合晶向绝缘体上锗晶片及器件的制备方法，通过在绝缘层上形成生长窗口在具有第一晶向的衬底上形成具有第二晶向的全局GOI，然后在具有第二晶向的衬底上形成具有第二晶向的Ge层，以制备出混合晶向绝缘体上锗晶片。在具有（100）晶向的Ge层制备NMOS器件，在具有（110）晶向的Ge层制备PMOS器件，在保证NMOS载流子迁移率的同时，大大地提高了PMOS载流子的迁移率，从而提高器件的整体驱动电流，降低了寄生电容，有利于电路集成度的提高。本发明专利技术工艺步骤简单，适用于半导体工业生产。
【技术实现步骤摘要】
本专利技术属于半导体领域，特别是涉及。
技术介绍
SOI (Silicon-On-1nsulator,绝缘衬底上的娃)技术是在顶层娃和背衬底之间引入了一层埋氧化层。通过在绝缘体上形成半导体薄膜，SOI材料具有了体硅所无法比拟的优点:可以实现集成电路中元器件的介质隔离，彻底消除了体硅CMOS电路中的寄生闩锁效应；采用这种材料制成的集成电路还具有寄生电容小、集成密度高、速度快、工艺简单、短沟道效应小及特别适用于低压低功耗电路等优势，因此可以说SOI将有可能成为深亚微米的低压、低功耗集成电路的主流技术。但是，根据国际半导体产业发展蓝图(ITRS2009)的规划，集成电路已经逐步从微电子时代发展到了微纳米电子时代，现有的体硅材料和工艺正接近它们的物理极限，遇到了严峻的挑战。从材料角度来说，我们需要从传统的单晶硅材料拓展到新一代硅基材料。众所周知锗(Ge)的电子和空穴载流子迁移率都比硅(Si)的要高，与Si材料相比，绝缘体上锗(Germanium-on-1nsulator G0I)材料不仅具有更高的载流子迁移率,能够降低短沟道效应和提高驱动电流，而且具有SOI高速低功耗的优势，是突破体硅材料与硅集成电路限制的新兴材料。另外，GOI材料在II1-V基光探测器、II1-V基多结太阳能电池方面都有潜在应用。目前的半导体技术中，CMOS电路主要是制作在具有(100)晶面的衬底上，这是因为在(100)晶面上具有小的氧化物-界面电荷密度以及最高的电子迁移率。但是，空穴的迁移率在(100)晶面上仅仅约为相应电子迁移率的一半以下，这就使得在(100)晶片上制备PMOS器件的驱动电流大大的低于NMOS器件。若需要同等的驱动电流，则需增大PMOS的体积，使得器件的寄生电容提高，同时阻碍了电路集成度的提高。而空穴在(110)晶面上的迁移率比在(100)晶面上得迁移率大大的提高，可以预料，提供一种同时具有(100)晶面及(11)晶面的衬底可以提高器件的性能。而且，如上所述，Ge衬底较传统的Si衬底具有更大的优越性，提供一种混合晶向的GOI晶片实属必要。
技术实现思路
鉴于以上所述现有技术的缺点，本专利技术的目的在于提供，以提供一种适应于集成NMOS器件及PMOS器件，且具有高载流子迁移率的混合晶向绝缘体上错晶片。为实现上述目的及其他相关目的，本专利技术提供一种混合晶向绝缘体上锗晶片的制备方法，其特征在于:所述制备方法至少包括以下步骤:1)提供具有第一晶向的第一衬底及结合于所述第一衬底上具有第二晶向的第二衬底，在所述第二衬底表面形成第一绝缘层；2)刻蚀所述第一绝缘层至所述第二衬底以形成多个间隔排列的第一生长窗口，在所述第一绝缘层表面及第一生长窗口中形成具有第二晶向的第一 Ge层；3)在所述第一 Ge层上形成第二绝缘层，进行刻蚀作业以在第一生长窗口之间形成第二生长窗口，并使所述第二生长窗口贯穿至所述第一衬底，然后在所述第二生长窗口侧壁形成第一隔离层，接着在所述第二绝缘层表面及第二生长窗口中形成具有第一晶向的第二 Ge层；4)去除第二生长窗口之间欲制备器件区域的第二 Ge层及第二绝缘层以形成第三生长窗口，并使所述第三生长窗口贯穿至所述第一 Ge层，然后在所述第三生长窗口侧壁形成第二隔离层，最后在各该第三生长窗口中外延Ge以使所述第一 Ge层继续生长直至其与所述第二 Ge层处于同一平面，以完成所述混合晶向绝缘体上锗晶片的制备。在本专利技术的混合晶向绝缘体上锗晶片的制备方法所述步骤2)中，形成所述第一Ge层包括外延生长Ge层以及对所述Ge层表面进行抛光的步骤；所述步骤3)中，形成所述第二 Ge层包括外延生长Ge层以及对所述Ge层表面进行抛光的步骤。在本专利技术的混合晶向绝缘体上锗晶片的制备方法中，所述第一生长窗口的宽度为IOnm IOOOOnm,所述第二生长窗口的宽度为IOnm lOOOOnm。在本专利技术的混合晶向绝缘体上锗晶片的制备方法中，所述第一 Ge层超出所述第一绝缘层的厚度为IOnm 500nm,所述第二 Ge层超出所述第二绝缘层的厚度为IOnm 500nmo在本专利技术的混合晶向绝缘体上锗晶片的制备方法中，所述第一绝缘层为Si02层，其厚度为20nm 500nm，所述第二绝缘层为Si02层，其厚度为IOnm 500nm。在本专利技术的混合晶向绝缘体上锗晶片的制备方法中，所述步骤4)中外延Ge后还包括对所述第一 Ge层与第二 Ge层进行抛光的步骤。作为一种可选方案，所述第一晶向为(100)晶向，第二晶向为(110)晶向。作为一种可选方案，所述第一晶向为(110)晶向，第二晶向为(100)晶向。本专利技术还提供一种在混合晶向绝缘体上锗晶片制备器件的方法，所述方法至少包括:在具有第二晶向的第一 Ge层上制备PMOS管，在具有第一晶向的第二 Ge层上制备NMOS管，或者在具有第二晶向的第一 Ge层上制备NMOS管，在具有第一晶向的第二 Ge层上制备PMOS 管。作为一种可选方案，在具有(110)晶向的第一 Ge层上制备PMOS管，在具有(100)晶向的第Ge层上制备NMOS管，或者在具有(100)晶向的第一 Ge层上制备NMOS管，在具有(110)晶向的第Ge层上制备PMOS管。如上所述，本专利技术的混合晶向绝缘体上锗晶片及器件的制备方法，具有以下有益效果:通过在绝缘层上形成生长窗口在具有第一晶向的衬底上形成具有第二晶向的全局G0I，然后在具有第二晶向的衬底上形成具有第二晶向的Ge层，以制备出混合晶向绝缘体上锗晶片。在具有(100)晶向的Ge层制备NMOS器件，在具有(110)晶向的Ge层制备PMOS器件，在保证NMOS载流子迁移率的同时，大大地提高了 PMOS载流子的迁移率，从而提高器件的整体驱动电流，降低了寄生电容，有利于电路集成度的提高。本专利技术工艺步骤简单，适用于半导体工业生产。所以，本专利技术有效克服了现有技术中的种种缺点而具高度产业利用价值。附图说明图1 图2显示为本专利技术的混合晶向绝缘体上锗晶片的制备方法步骤I)所呈现的结构示意图。图3显示为本专利技术的混合晶向绝缘体上锗晶片的制备方法步骤2)所呈现的结构示意图。图4 图6显示为本专利技术的混合晶向绝缘体上锗晶片的制备方法步骤3)所呈现的结构示意图。图7 图8显示为本专利技术的混合晶向绝缘体上锗晶片的制备方法步骤4)所呈现的结构示意图。图9 图10显示为采用本专利技术的混合晶向绝缘体上锗晶片制备器件的方法步骤中所呈现的结构示意图。元件标号说明101第一衬底102第二衬底103第一绝缘层104第一生长窗口105第一 Ge 层106第二绝缘层107第二 生长窗口108第一隔离层109第 Ge 层110第三生长窗口111第二隔离层201第三绝缘层202、204、205 及 207MOS 管源、漏极203 及 206电极208侧墙结构具体实施例方式以下通过特定的具体实例说明本专利技术的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本专利技术的其他优点与功效。本专利技术还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本专利技术的精神下进行各种修饰或改变。请参阅图1至图10。需要说明的是，本实施例中所提供的图示仅以示意方式说明本专利技术的基本构想，遂图式中仅显示与本专利技术中有关的组件而非按照实际本文档来自技高网...
【技术保护点】
一种混合晶向绝缘体上锗晶片的制备方法，其特征在于：所述制备方法至少包括以下步骤：1)提供具有第一晶向的第一衬底及结合于所述第一衬底上具有第二晶向的第二衬底，在所述第二衬底表面形成第一绝缘层；2)刻蚀所述第一绝缘层至所述第二衬底以形成多个间隔排列的第一生长窗口，在所述第一绝缘层表面及第一生长窗口中形成具有第二晶向的第一Ge层；3)在所述第一Ge层上形成第二绝缘层，进行刻蚀作业以在第一生长窗口之间形成第二生长窗口，并使所述第二生长窗口贯穿至所述第一衬底，然后在所述第二生长窗口侧壁形成第一隔离层，接着在所述第二绝缘层表面及第二生长窗口中形成具有第一晶向的第二Ge层；4)去除第二生长窗口之间欲制备器件区域的第二Ge层及第二绝缘层以形成第三生长窗口，并使所述第三生长窗口贯穿至所述第一Ge层，然后在所述第三生长窗口侧壁形成第二隔离层，最后在各该第三生长窗口中外延Ge以使所述第一Ge层继续生长直至其与所述第二Ge层处于同一平面，以完成所述混合晶向绝缘体上锗晶片的制备。
【技术特征摘要】
【专利技术属性】
技术研发人员：姜海涛，张苗，狄增峰，卞建涛，王曦，
申请(专利权)人：中国科学院上海微系统与信息技术研究所，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。