用于测量大规模阵列器件统计涨落的电路制造技术

本发明专利技术公开了一种用于测量大规模阵列器件统计涨落的电路，涉及微电子半导体技术领域，所述电路包括：待测器件阵列、用于选择所述待测器件阵列中每个待测单元的选中逻辑模块、以及电学参数测量模块，所述电学参数测量模块，用于测量所述待测器件阵列中所有待测单元分别在不同漏极电压和栅极电压下的直流电学特性。本发明专利技术通过设置电学参数测量模块，实现了在不大幅增加电路的复杂度的前提下，一次选中一个器件进行测量，以提高统计涨落的精确度。

【技术实现步骤摘要】

本专利技术涉及微电子半导体
，特别涉及一种用于测量大规模阵列器件统计涨落的电路。
技术介绍
器件缩小的纳米尺度之后，一系列非理想的工艺条件以及物质的“粒子性”将导致器件参数(如沟道长度、栅氧化层厚度和沟道掺杂浓度等)偏离其设定值，而且这种偏离是随机的，最终将影响器件性能的统计涨落(Statistical Variability)。统计涨落在65纳米节点之后已经成为纳米CMOS技术和超大规模集成技术发展的重要障碍。典型的统计涨落源包括杂质随机涨落(Random Dopant Fluctuation)、线边界粗糙(Line EdgeRoughness)和金属栅功函数涨落(Work-Function Variation)等。统计涨落源对器件特性的影响往往是不确定性的，因此研究器件的统计涨落必须是统计式的，即研究的对象是具有一定样本量(通常至少为百的量级)的器件群，而非单一的器件。通常研究统计涨落的模拟方法是对各个统计涨落源进行建模，然后分别模拟受特定统计涨落源影响的具有一定样本量的器件群，独立的研究各个涨落源对器件特性的影响。而通过实验研究统计涨落有三个难点:第一，无法在实验中制造出受特定涨落源影响的器件。这是由于统计涨落源是本征非可控的，实验中无法通过控制工艺制造出只受某一特定涨落源影响的器件，因此实验中得到的结果往往都是所有统计涨落源综合影响的结果，而很多时候我们需要将它们的影响区别开来。第二，难以摒除周边辅助器件涨落的影响。实验中除了一定数量的待测器件阵列之外还有大量的周边电路的辅助器件，如果想得到待测器件阵列的统计涨落特性必须通过特殊的设计摒除辅助器件的统计涨落的影响。第三，难以测量大规模阵列器件的涨落特性。这是因为传统电路结构下的二维选中逻辑最终选中的往往不是一个器件，而是某一列或某一行的器件群，这些器件的导通电流之和会在互连线上产生一定的压降，当阵列规模较大时该压降将不可忽略。而通过三维选中逻辑虽然可以一次选中一个器件，但是会大大增加电路的复杂度。
技术实现思路
(一 )要解决的技术问题本专利技术要解决的技术问题是:如何在不大幅增加电路的复杂度的前提下，实现一次选中一个器件进行测量，以提高统计涨落的精确度。( 二 )技术方案为解决上述技术问题，本专利技术提供了一种用于测量大规模阵列器件统计涨落的电路，所述电路包括:待测器件阵列、用于选择所述待测器件阵列中每个待测单元的选中逻辑模块、以及电学参数测量模块，所述电学参数测量模块，用于测量所述待测器件阵列中所有待测单元分别在不同漏极电压和栅极电压下的直流电学特性。优选地，所述待测单元包括:选择管和待测管，所述选择管和待测管均为MOS管，所述选择管的源极与所述待测管的栅极连接。优选地，所述电学参数测量模块包括:源电学参数测量子模块、栅电学参数测量子模块、以及漏电学参数测量子模块，所述源电学参数测量子模块、栅电学参数测量子模块、以及漏电学参数测量子模块均由电学参数测量单元构成，每个电学参数测量单元均设有五个端口，所述五个端口分别为:Select端口、InOut端口、ToPadl端口、ToPad2端口、以及ToPad3端口，当Select端口的信号为选中时，InOut端口分别与ToPadl端口以及ToPad2端口连通，当Select端口的信号为非选中时，InOut端口与ToPad3端口连通。优选地，所述源电学参数测量子模块和栅电学参数测量子模块中的电学参数测量单元数量均与所述待测器件阵列中待测单元的行数相同，所述漏电学参数测量子模块中的电学参数测量单元数量与所述待测器件阵列中待测单元的列数相同，所述源电学参数测量子模块中的每个电学参数测量单元的Select端口连接所述选中逻辑模块的源选择单元、InOut端口连接所述待测器件阵列中与其对应行的待测单元中待测管的源极、ToPadl端口连接源Drive接口、ToPad2端口连接源Sense接口、ToPad3端口连接源sink接口，所述漏电学参数测量子模块中的每个电学参数测量单元的Select端口连接所述选中逻辑模块的漏选择单元、InOut端口连接所述待测器件阵列中与其对应列的待测单元中待测管的漏极、ToPadl端口连接漏Drive接口、ToPad2端口连接漏Sense接口、ToPad3端口连接漏Clamp接口，所述栅电学参数测量子模块中的每个电学参数测量单元的Select端口连接所述选中逻辑模块的源选择单元、InOut端口连接所述待测器件阵列中与其对应行的待测单元中选择管的漏极、ToPadl端口连接栅Drive接口，ToPad2端口连接栅Sense接口，ToPad3端口连接栅Clamp接口，所述待测器件阵列中每一列的阵列单元的选择管的栅极均与该列所述选中逻辑模块的漏选择单元连接。优选地，所述电学参数测量单元均由两个传输门、一个反相器和一个MOS管构成。优选地，所述选择管的漏极泄露电流小于待测管的栅极泄露电流。优选地，所述选择管的栅极电压大于等于所述选择管的阈值电压与所述待测管的栅极驱动电压之和。(三)有益效果本专利技术通过设置电学参数测量模块，实现了在不大幅增加电路的复杂度的前提下，一次选中一个器件进行测量，以提高统计涨落的精确度。附图说明图1是按照本专利技术一种实施方式的用于测量大规模阵列器件统计涨落的电路的具体结构示意图；图2是图1所示的电路中待测单元的放大示意图；图3是图1所示的电路中电学参数测量单元的端口示意图；图4是图3所示的电学参数测量单元内部的结构示意图；图5是图1所示的电路进行测量时的电路连接示意图。具体实施方式下面结合附图和实施例，对本专利技术的具体实施方式作进一步详细描述。以下实施例用于说明本专利技术，但不用来限制本专利技术的范围。图1是按照本专利技术一种实施方式的用于测量大规模阵列器件统计涨落的电路的具体结构示意图，参照图1，本实施方式的电路包括:待测器件阵列、用于选择所述待测器件阵列中每个待测单元的选中逻辑模块、以及电学参数测量模块，所述电学参数测量模块，用于测量所述待测器件阵列中所有待测单元分别在不同漏极电压和栅极电压下的直流电学特性。图2是图1所示的电路中待测单元的放大示意图；参照图2，优选地，所述待测单元I包括:选择管1-2和待测管1-1，所述选择管1-2和待测管1-1均为MOS管，所述选择管1-2的源极与所述待测管1-1的栅极连接。参照图1，优选地，所述电学参数测量模块包括:源电学参数测量子模块2、栅电学参数测量子模块3、以及漏电学参数测量子模块4，所述源电学参数测量子模块2、栅电学参数测量子模块3、以及漏电学参数测量子模块4均由电学参数测量单元构成，参照图3，每个电学参数测量单元均设有五个端口，所述五个端口分别为=Select端口、InOut端口、ToPadl端口、ToPad2端口、以及ToPad3端口，当Select端口的信号为选中时，InOut端口分别与ToPadl端口以及ToPad2端口连通，当Select端口的信号为非选中时，InOut端口与ToPad3端口连通；参照图4，优选地，所述电学参数测量单元均由两个传输门、一个反相器和一个MOS管构成。参照图1，优选地，所述源电学参数测量子模块2和栅电学参数测量子模块3中的电学参数测量单元数量均与所述待测器件阵列中待测单元I的行数相同，所述漏电学参本文档来自技高网...

【技术保护点】
一种用于测量大规模阵列器件统计涨落的电路，其特征在于，所述电路包括：待测器件阵列、用于选择所述待测器件阵列中每个待测单元的选中逻辑模块、以及电学参数测量模块，所述电学参数测量模块，用于测量所述待测器件阵列中所有待测单元分别在不同漏极电压和栅极电压下的直流电学特性。

【技术特征摘要】

【专利技术属性】
技术研发人员：杜刚，杨云祥，刘晓彦，康晋锋，蔡帅，
申请(专利权)人：北京大学，
类型：发明
国别省市：