ESD保护器件以及用于形成ESD保护器件的方法技术

本发明专利技术提供了ESD保护器件以及用于形成ESD保护器件的方法，其中，提供了一种电路，该电路具有射频(RF)输入端；电感器，位于RF输入端和RF前端电路之间；第一二极管，连接到RF输入端和电感器以及电源线；以及第二二极管，连接到RF输入端和电感器以及互补电源线。

【技术实现步骤摘要】

本专利技术涉及制造电子器件的方法，更具体地来说，涉及静电放电(ESD)保护器件以及用于形成ESD保护器件的方法。
技术介绍
半导体集成电路(IC)工业经历了快速发展。IC材料和设计上的技术进步造就了数代1C，每一代IC都比上一代IC具有更小以及更复杂的电路。这些电路对于静电放电(ESD)电流比较敏感。因此，就要利用ESD保护来防止和减小由ESD电流所导致的IC损坏。传统上，一些ESD保护器件具有寄生电容，该寄生电容大到足以显著降低所保护的电路的射频(RF)性能。因此，尽管现有的ESD保护器件通常足以达到其预期目的，但是这些ESD保护器件在每个方面并不完全令人满意。
技术实现思路
针对上述问题，本专利技术提供了多个实施例。本专利技术的一个实施例涉及一种电路，该电路包括:射频RF输入端；电感器，位于RF输入端和RF前端电路之间；第一二极管，连接到RF输入端，并且连接到电感器，还连接到电源线；以及第二二极管，连接到RF输入端，并且连接到电感器，还连接到互补电源线，其中，在RF前端电路的正常运行期间，第一二极管和第二二极管被反向偏压，并且，其中，在ESD事件期间，第一二极管和第二二极管提供远离RF前端电路的相应的第一静电放电ESD电流路径和第二静电放电ESD电流路径。其中，RF前端电路包括低噪声放大器LNA。其中，第一二极管提供从RF输入端到电源线的第一 ESD电流路径，并且，其中，第二二极管提供从互补电源线到RF焊盘的第二 ESD电流路径。其中，电感器位于连接第一二极管和第二二极管的节点与RF前端电路之间，电路进一步包括:第三二极管，提供从互补电源线到RF输入端的附加ESD电流路径。其中，电感器位于连接第一二极管和第二二极管的节点与RF输入端之间。另外，该电路可以进一步包括:二极管串，连接到电源线和互补电源线，二极管串的正向与第一二极管和第二二极管的正向相反；以及第三二极管，与二极管串并联，第三二极管的正向与第一二极管和第二二极管的正向相同。其中，二极管串包括单个二极管。另外，二极管串包括多个二极管。其中，电感器的宽度大于5微米。本专利技术的另一实施例涉及一种电路，包括:射频RF输入端，连接到RF前端电路；电感器，位于RF输入端和RF前端电路之间；第一二极管和第二二极管，位于RF输入端和RF前端电路之间，第一二极管配置为在RF输入端和电源线之间提供第一静电放电ESD电流路径，第二二极管配置为在RF输入端和互补电源线之间提供第二 ESD电流路径。其中，RF前端电路包括低噪声放大器LNA和阻抗匹配网络中的至少一个。其中，电感器位于连接第一二极管和第二二极管的节点与RF前端电路之间。其中，电感器位于连接第一二极管和第二二极管的节点与RF输入焊盘之间，电路进一步包括:第三二极管，在RF输入端和互补电源线之间提供ESD电流路径。另外，该电路可以进一步包括:二极管串，与第一二极管和第二二极管并联，二极管串的正向与第一二极管和第二二极管的正向相反；以及第三二极管，与第一二极管和第二二极管并联，第三二极管的正向与第一二极管和第二二极管的正向相同。其中，二极管串包括单个二极管。其中，二极管串包括多个二极管。其中，电感器的宽度大于5微米。本专利技术的再一实施例涉及一种制造电路的方法，包括:将射频RF输入端与RF前端电路相连接；将第一二极管和第二二极管置于电路中，从而使得第一二极管和第二二极管连接到RF输入端和RF前端电路，第一二极管和第二二极管的正向均配置为从互补电源线到电源线；以及将电感器置于电路中，从而使得电感器连接到第一二极管和第二二极管，并且电感器位于RF输入端和RF前端电路之间。其中，该方法可进一步包括:将二极管串置于电路中，二极管串与第一二极管和第二二极管并联，并且二极管串的正向与第一二极管和第二二极管的正向相反；以及将第三二极管置于电路中，第三二极管与第一二极管和第二二极管并联，并且第三二极管的正向与第一二极管和第二二极管的正向相同。另外，该方法可进一步包括:将第三二极管连接到第一二极管，从而使得第三二极管的正向为从互补电源线到电源线，其中，电感器置于第一二极管和第二二极管之间，并且位于RF输入端和第二二极管之间。附图说明根据以下结合附图的详细描述可以最好地理解本专利技术。需要强调的是，根据工业中的标准实践，各种不同元件没有按比例绘制。实际上，为了使论述清晰，可以任意增加或减小各种元件的尺寸。图1是根据一个实施例的示例性器件的结构图；图2示出了在示例性方案中的响应时间(部分取决于钳位速度)和过冲(OS，overshoot)；图3A是根据一个实施例的示例性器件300的横截面图3B是带有示出图3A的横截面切口的标记的器件300的俯视图；以及图4A是根据一个实施例的示出了示例性条型、N型聚合物界限二极管(polybounded diode)的横截面图；图4B是图4A的二极管的俯视图；图5是示出了示例性多边形聚合物界限二极管的俯视图；图6示出了包括六边形聚合物界限二极管和八边形聚合物界限二极管的示例性实施例；图7是根据一个实施例的制造器件的示例性方法的流程图；图8示出了一种示例性电路，其中，可以使用多边形栅控二极管；图9示出了根据一个实施例的示例性电路；图10示出了当ESD 二极管正向偏压时在ESD事件期间示出电流路径的图9的电路；图11示出了与图9和图10中所示的实施例结构不同的可选实施例电路；图12示出了根据一个实施例的用于制造电路的示例性方法；图13示出了根据一个实施例的示例性电路；图14示出了根据一个实施例的示例性匹配电路；图15示出了根据一个实施例的示例性匹配电路；图16示出了根据一个实施例的示例性匹配电路；图17示出了根据一个实施例的示例性匹配电路；图18示出了根据一个实施例的示例性匹配电路；图19示出了根据一个实施例的示例性匹配电路；图20和图21提供了在图15中所示的实施例上进行的改变，其中，将变压器用于阻抗匹配和ESD电流旁路；以及图22示出了根据一个实施例的用于制造器件的示例性方法。具体实施例方式应该理解，以下公开内容提供了许多用于实施所公开的不同特征的不同实施例或实例。以下描述组件和配置的具体实例以简化本专利技术。当然，这仅仅是实例，并不是用于限制本专利技术。例如，在以下的本专利技术中所描述的将一个部件形成在另一部件上方或者之上，可以包括第一部件和第二部件被形成为直接接触的实施例，还可以包括在第一部件和第二部件之间形成有附加部件的实施例，比如，部件不直接接触。另外，本专利技术的内容可以在不同实例中重复使用参考标号和/或字母。这种重复是为了简化和清晰的目的，其本身并没有表示各个实施例和/或所讨论配置之间的关系。随着技术进步，半导体器件的尺寸通常越来越小。随着半导体器件越来越小，由于栅极氧化层越来越薄，栅极氧化击穿电压会变得越来越小，从而，ESD保护变得越发重要。然而，在高频中，一些ESD保护器件可能会提供过多寄生电容，并且干扰了阻抗匹配网络。本专利技术的各个实施例提供了更好的性能，以下将更详细地对其进行描述。图1是根据一个实施例的示例性器件100的结构图。器件100示出了本文以下所公开的各个实施例的一般配置。例如，器件100是包括ESD保护器件101的电路，该ESD保护器件101置于Vdd 104和地电位(例如，Vss) 106之间本文档来自技高网...

【技术保护点】
一种电路，包括：射频RF输入端；电感器，位于所述RF输入端和RF前端电路之间；第一二极管，连接到所述RF输入端，并且连接到所述电感器，还连接到电源线；以及第二二极管，连接到所述RF输入端，并且连接到所述电感器，还连接到互补电源线，其中，在所述RF前端电路的正常运行期间，所述第一二极管和所述第二二极管被反向偏压，并且，其中，在ESD事件期间，所述第一二极管和所述第二二极管提供远离所述RF前端电路的相应的第一静电放电ESD电流路径和第二静电放电ESD电流路径。

【技术特征摘要】
2011.01.07 US 12/986,3031.一种电路,包括: 射频RF输入端； 电感器，位于所述RF输入端和RF前端电路之间； 第一二极管，连接到所述RF输入端，并且连接到所述电感器，还连接到电源线；以及 第二二极管，连接到所述RF输入端，并且连接到所述电感器，还连接到互补电源线，其中，在所述RF前端电路的正常运行期间，所述第一二极管和所述第二二极管被反向偏压，并且，其中，在ESD事件期间，所述第一二极管和所述第二二极管提供远离所述RF前端电路的相应的第一静电放电ESD电流路径和第二静电放电ESD电流路径。2.根据权利要求1所述的电路，其中，所述RF前端电路包括低噪声放大器LNA。3.根据权利要求1所述的电路，其中，所述第一二极管提供从所述RF输入端到所述电源线的所述第一 ESD电流路径，并且，其中，所述第二二极管提供从所述互补电源线到RF焊盘的第二 ESD电流路径。4.根据权利要求1所述的电路，其中，所述电感器位于连接所述第一二极管和所述第二二极管的节点与所述RF前端电路之间，所述电路进一步包括:第三二极管，提供从所述互补电源线到所述RF输入端的附加ESD电流路径。5.根据权利要求1所述的电路，其中，所述电感器位于连接所述第一二极管和所述第二二极管的节点与所述RF...

【专利技术属性】
技术研发人员：蔡铭宪，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：