【技术实现步骤摘要】
本专利技术是有关于一种相位解调器(phase demodulator),且特别是有关于一种具相位扫猫(phase scanning)的相位解调器与相位解调方法。
技术介绍
因为具相位扫瞄的相位解调器(phase demodulator)可处理移动物体的都卜勒效应(Doppler effect)以撷取相关资讯，所以相位解调器常常是用于成像系统(如雷达、超音波等)及追踪系统(如汽车防撞、胶囊内视镜等)的重要技术之一。一般雷达或超音波等成像系统，大多采用波束成形(beamforming)的多通道系统接收器之架构，其后端再搭配强大的运算处理器(例如CPU)。这一系统中最昂贵的元件之一是末端的感应探棒连接到超音波系统约两公尺长的缆线。此缆线中包含8 256条微型同轴电缆，可能导致显着的讯号衰减。因此，须使用高灵敏度的接收器以达到所要求的动态范围，并实现最佳的系统性倉泛。然而，要设计出提供给未来的医疗使用的理想相位解调系统，需要具备可携性、更低功耗、及强化更多功能性，以做成手持设备，符合医师们及居家中使用。
技术实现思路
本专利技术提供一种，以简洁且有效的电路设计实现电路数位化。本专利技术实施例提出一种具相位扫瞄的正交相位解调装置。正交相位解调装置包括环状振荡器、第一 R锁单元、解码单元、计数器单元、第二 R锁单元、第一运算单元以及第二运算单元。环状振荡器输出不同相位的多个相位信号。这些相位信号被分群为多个信号群。这些相位信号的时间延迟是响应于输入电压。第一闩锁单元耦接该环状振荡器，以取样所述相位信号而输出对应于所述信号群的多个闩锁结果。解码单元耦接该第一闩锁单元，以分...
【技术保护点】
一种具相位扫瞄的正交相位解调装置，包括：环状振荡器，输出不同相位的多个相位信号，其中所述相位信号被分群为多个信号群，且所述相位信号的时间延迟是响应于输入电压；第一闩锁单元，耦接该环状振荡器以取样所述相位信号而输出对应于所述信号群的多个闩锁结果；解码单元，耦接该第一闩锁单元以分别解码所述闩锁结果，以及输出对应于所述闩锁结果的多个码的精细部分；计数器单元，耦接该环状振荡器以从所述信号群的每一个信号群中分别选择一个目标相位信号，分别计数所述目标相位信号而输出对应于所述信号群的多个计数结果；第二闩锁单元，耦接该计数器单元以取样所述计数结果而输出对应于所述计数结果的所述码的较粗部分；第一运算单元，耦接该解码单元与该第二闩锁单元，该第一运算单元使用所述码的一部份进行加减运算而输出同相信号；以及第二运算单元，耦接该解码单元与该第二闩锁单元，该第二运算单元使用所述码的另一部份进行加减运算而输出正交信号。
【技术特征摘要】
2011.12.16 TW 1001468751.一种具相位扫瞄的正交相位解调装置，包括: 环状振荡器，输出不同相位的多个相位信号，其中所述相位信号被分群为多个信号群，且所述相位信号的时间延迟是响应于输入电压； 第一闩锁单元，耦接该环状振荡器以取样所述相位信号而输出对应于所述信号群的多个FI锁结果； 解码单元，耦接该第一闩锁单元以分别解码所述闩锁结果，以及输出对应于所述闩锁结果的多个码的精细部分； 计数器单元，耦接该环状振荡器以从所述信号群的每一个信号群中分别选择一个目标相位信号，分别计数所述目标相位信号而输出对应于所述信号群的多个计数结果； 第二闩锁单元，耦接该计数器单元以取样所述计数结果而输出对应于所述计数结果的所述码的较粗部分； 第一运算单元，耦接该解码单元与该第二 R锁单元，该第一运算单元使用所述码的一部份进行加减运算而输出同相信号；以及 第二运算单元，耦接该解码单元与该第二 R锁单元，该第二运算单元使用所述码的另一部份进行加减运算而输出正交信号。2.如权利要求1所述的正交相位解调装置，其特征在于，所述信号群包括Γ群、r群、Q+群以及Q-群; 所述码包括第一码、第二码、第三码以及第四码； 该第一闩锁单元具有I+路径闩锁单元、I路径闩锁单元、Q+路径闩锁单元与Q-路径闩锁单元，该I+路径闩锁单元取样该I+群的相位信号，该Γ路径闩锁单元取样该Γ群的相位信号，该Q+路径闩锁单元取样该Q+群的相位信号，该Q-路径闩锁单元取样该Q-群的相位信号; 该解码单元具有I+路径解码器、I路径解码器、Q+路径解码器与Q-路径解码器，该I+路径解码器解码该I+路径闩锁单元的输出而对应产生该第一码的精细部分，该Q+路径解码器解码该Q+路径闩锁单元的输出而对应产生该第二码的精细部分，该Γ路径解码器解码该Γ路径闩锁单元的输出而对应产生该第三码的精细部分，该Q_路径解码器解码该Q_路径闩锁单元的输出而对应产生该第四码的精细部分； 该计数器单元具有I+路径计数器、I路径计数器、Q+路径计数器与Q-路径计数器，该I+路径计数器计数该I+群中的一个目标相位信号，该Q+路径计数器计数该Q+群中的一个目标相位信号，该Γ路径计数器计数该Γ群中的一个目标相位信号，该Q-路径计数器计数该CT群中的一个目标相位信号； 该第二闩锁单元具有I+路径闩锁器、Γ路径闩锁器、Q+路径闩锁器与Q-路径闩锁器，该I+路径闩锁器取样该I+路径计数器的输出而对应产生该第一码的较粗部分，该Q+路径闩锁器取样该Q+路径计数器的输出而对应产生该第二码的较粗部分，该Γ路径闩锁器取样该Γ路径计数器的输出而对应产生该第三码的较粗部分，该Q_路径闩锁器取样该Q_路径计数器的输出而对应产生该第四码的较粗部分； 该第一运算单元使用该第一码与该第二码进行加减运算而输出该同相信号；以及 该第二运算单元使用该第三码与该第四码进行加减运算而输出该正交信号。3.如权利要求2所述的正交相位解调装置，其特征在于，该I+路径计数器包括:多工器，其多个输入端各自接收该I+群的一个目标相位信号及该Q+群的多个相位信号；以及 计数器，其触发端耦接至该多工器的输出端，该计数器的输出端耦接至该I+路径闩锁器。4.如权利要求1所述的正交相位解调装置，其特征在于，该环状振荡器由4路相同的子环状振荡器组成，所述子环状振荡器的多个输出分别经由不同的耦接器彼此耦接，其中所述耦接器的延迟响应于该输入电压。5.如权利要求4所述的正交相位解调装置，其特征在于，所述耦接器为闩锁器、电阻电容滤波器或压控延迟线。6.如权利要求4所述的正交相位解调装置，其特征在于，所述耦接器的任一者包括: 第一晶体管，其第一端耦接至第一电压，其第二端耦接至所述子环状振荡器的多个输出的其中一者； 第二晶体管，其第一端耦接至该第一电压，其第二端耦接至该第一晶体管的控制端与所述子环状振荡器的多个输出的其中另一者，该第二晶体管的控制端耦接至该第一晶体管的第二端； 第三晶体管，其第一端耦接至第二电压，其第二端耦接至该第一晶体管的第二端； 第四晶体管，其第一端耦接至该第二电压，其第二端耦接至该第三晶体管的控制端与该第二晶体管的第二端，该第四晶体管的控制端耦接至该第三晶体管的第二端； 第一电容，其第一端接收该输入电压，其第二端耦接至该第一晶体管的第二端；以及 第二电容，其第一端接收 该输入电压，其第二端耦接至该第二晶体管的第二端。7.如权利要求1所述的正交相位解调装置，其特征在于，该环状振荡器由4路子环状振荡器组成，其中每一个子环状振荡器各自输出奇数个相位信号，该环状振荡器包括: N个第一反相器INVn) INV(1, N),其中该第一反相器INVn)的输入端稱接至该第一反相器INV(1, N)的输出端，而该第一反相器INVa 0的输入端耦接至该第一反相器INVa H)的输出端，I < i ^ N； N个第二反相器INV(2,D INV(2,n)，其中该第二反相器INV(2,D的输入端耦接至该第二反相器INV(2,n)的输出端，而该第二反相器INV(2, 0的输入端耦接至该第二反相器INV(2, H)的输出端； N个第三反相器INVai) INV03, N)，其中该第三反相器INV03il)的输入端耦接至该第三反相器INV03, N)的输出端，而该第三反相器INV03, 0的输入端耦接至该第三反相器INV03, H)的输出端； N个第四反相器INV(4,D INV(4,n)，其中该第四反相器INV(4,D的输入端耦接至该第四反相器INV(4,n)的输出端，而该第四反相器INV(4, 0的输入端耦接至该第四反相器INV(4, H)的输出端； N个第一耦接器CPai) CPa,N)，其中该第一耦接器CPaa)的第一端耦接至该第一反相器INVai)的输入端，而该第一耦接器CPai)的第二端耦接至该第二反相器INVai)的输出端; N个第二耦接器CP (2,1) CP(2，N)，其中该第二耦接器CP(2,i)的第一端耦接至该第二反相器INV(2,i)的输入端，而该第二耦接器CP(2,i)的第二端耦接至该第三反相器INV^i)的输出端; N个第三耦接器CPai) CP(3,N)，其中该第三耦接器CPai)的第一端耦接至该第三反相器INV(3,i)的输入端，而该第三耦接器CP(3,i)的第二端耦接至该第四反相器1附(“)的输出端；以及 N个第四耦...
【专利技术属性】
技术研发人员：邱焕科，彭家洪，
申请(专利权)人：财团法人工业技术研究院，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。