集成电路和在集成电路内提供静电放电保护的方法技术

集成电路和在集成电路内提供静电放电保护的方法被公开。集成电路包含具有用于执行集成电路所需的处理功能的功能组件的功能电路系统及用于提供介于功能电路系统与集成电路的外部组件之间的接口的接口电路系统。集成电路由多层形成，包含其中构造了由标准单元形成的任何功能组件的组件级层、提供用于功能组件的功率分布基础结构的电力网层及介于电力网层及组件级层之间提供功能组件之间的互连的中间层。功能电路系统还包含至少一个ESD保护电路，ESD保护电路被构造为仅位于组件级层内以为相关联的一个或更多功能组件提供ESD保护。此方法能够在功能电路系统内部本地提供所需ESD保护，同时保持功能电路系统的功能组件之间的布局及布线的灵活性。

【技术实现步骤摘要】
集成电路和在集成电路内提供静电放电保护的方法
本专利技术涉及具有静电放电(ESD)保护电路系统的集成电路及在集成电路内提供ESD保护的方法。
技术介绍
通常，集成电路将包含执行集成电路的处理功能所需的功能电路系统以及用于提供介于功能电路系统与集成电路的外部组件之间的接口的接口电路系统(经常称为输入/输出(I/O)电路系统)。接口电路系统经常采用I/O环的形式，该I/O环围绕功能电路系统并且整合了全部所需的I/O单元以达到集成电路的输入/输出的需要。集成电路受到各种ESD源影响，因此有必要保护功能电路系统不受那些ESD源危害。通常，通过将ESD保护电路整合至I/O环的相关I/O单元内部来实现此目的。由于集成电路的尺寸及复杂性增加并且整合了诸如多个电力域(powerdomain)的功能，这可引起设计相关I/O环时的严重挑战。具体地，由于I/O数量增加，故此引起I/O环内部的显著空间限制，导致需要对各种I/O单元越来越空间有效的设计，包括整合ESD保护电路的I/O单元。随着多个电力域带来的额外复杂性，亦有必要对所有各种电力域提供适当的ESD保护。集成电路实施技术的发展亦对ESD保护机构提供进一步挑战。举例而言，用于集成电路的倒装芯片(flip-chip)装配技术提供凸块连接点阵列，这允许在芯片内部的各处建立外部连接，而不受限于I/O环。尽管此倒装芯片装配可提供改良的灵活性，例如在通过允许与适当的凸块连接点进电力连接来建立多个电力域中的灵活性，但是由于I/O环内部的ESD保护电路需要布线，故此倒装芯片装配使得为各种电力域提供适当ESD保护的问题复杂化。JMiller等人所撰写之文章“ComprehensiveESDProtectionforFlip-ChipProductsinaDualGateOxide65nmCMOSTechnology”，EOS/ESD研讨会06/186，4A，4-1至4-10，描述了倒装芯片产品中所使用的模块ESD箝位轨(railclamp)网络配置。根据所描述的技术，输出VDD(OVDD)段的所有需要的ESD组件全部包含在用于该段的I/O单元内部，不需要电力/接地或隔片单元。尽管此方法由于更为有效的设计可使得在I/O环内部实现空间节省，但是重要的问题是仍然出现如何有效地将功能电路系统内部的功能组件组(例如，与特定电力域相关的一组功能组件)与提供于I/O环内部的ESD保护组件耦合。具体地，若这组功能组件位于相对远离I/O环处(例如，朝向集成电路的中心区域)，则在某些情况下在介于这些组件与I/O环内部相关ESD保护组件之间找到适当的布线路径是非常困难及不可实行的。甚至当可找到布线时，若布线相对较长，则在介于功能组件与ESD保护电路系统之间的路径中将存在额外电阻，该额外电阻可导致所需ESD箝位电路尺寸的增加，从而增加I/O环内部的ESD保护电路系统的空间需求。PJuliano等人所撰写的文章“ESDProtectionDesignChallengesforaHighPin-CountAlphaMicroprocessorina0.13μmCMOSSOITechnology”，EOS/ESD研讨会论文集汇编2003，描述了一种集成电路布置，其中，修改了布图规划以便将一定数量单独的I/O块整合至集成电路的区域内部，而不是使用传统的I/O环。尽管使用此分布的I/O块可通过允许相关I/O单元内部的ESD保护电路系统实体更接近相关功能组件来减轻一些上文提到的布线问题，但是相较于I/O环，由于各种I/O块的放置必须在布图规划(floorplanning)阶段固定，故使用I/O块显著减少了灵活性。在没有I/O环的情况下使用这些I/O单元亦影响灵活性，因为随后需要使用倒装芯片实施来防止任何焊线(wirebond)封装的可能性。此外，当考虑用于在基板上实施集成电路的各种层时，I/O单元通常非常“高”，实质上占据组成集成电路的所有层。举例而言，考虑上述倒装芯片实施，I/O单元通常将自硅基板延伸穿过所有层直到再分布层(RDL)。因此，无论I/O块放置在何处，I/O块提供介于位于一侧上的功能组件及位于另一侧上的功能组件之间之有效阻障，从而此举对集成电路设计造成非常显著的限制。因此，期望为集成电路提供改良的ESD保护布置。
技术实现思路
从第一方面看，本专利技术提供集成电路，该集成电路包含：包含设置为执行集成电路所需的处理功能的功能组件的功能电路系统；及接口电路系统，该接口电路系统设置为提供介于功能电路系统与集成电路的外部组件之间的接口；集成电路由多个层形成，多个层包含组件级层(componentlevellayers)、电力网层(powergridlayers)及中间层，组件级层内部构造由标准单元形成的任何这些功能组件，电力网层提供用于功能组件的功率分布基础结构，中间层介于电力网层及组件级层之间，提供介于功能组件之间的互连；功能电路系统进一步包含至少一个静电放电(ESD)保护电路，该静电放电(ESD)保护电路被构造为仅位于组件级层内部从而为相关的一个或更多个这些功能组件提供ESD保护。根据本专利技术，集成电路包括至少一个ESD保护电路，该ESD保护电路并未提供于接口电路系统内部，而是被构造为仅位于功能电路系统内部，从而允许该ESD保护电路相对于该ESD保护电路提供ESD保护的功能组件而言本地设置。此外，该ESD保护电路被构造为不延伸越过集成电路的组件级层，并且因此该ESD保护电路具有类似于由标准单元形成的任何功能组件的高度特征(profile)。由于该ESD保护电路没有延伸至组件级层上方的层内，这允许必要的ESD保护机构相对于相关功能组件本地地设置，而除了关于组件级层内部的ESD保护电路所需面积消耗之外，不会对功能电路系统的功能组件的布局引起任何显著的限制。具体地，即使当上述ESD保护电路中的一个或更多个提供于功能电路系统内部，在集成电路设计的布局阶段期间用于将各种功能组件定位及互连的布置及布线工具对功能组件的布置及对使用中间层的介于功能组件之间的布线方面保持了极大的灵活性。尽管本专利技术的ESD保护电路由于被限制为仅位于集成电路的组件级层内部而提供了显著的布线灵活性，但是在一个实施例中，可通过将每一ESD保护电路布置为提供至少一个穿过ESD保护电路但不被EDS保护电路使用的通信信道来实现进一步的布线灵活性，每一通信信道提供介于由ESD保护电路分离的第一和第二功能组件之间的通信路径。因此，在这些实施例中，由于存在所述至少一个通信信道，介于由ESD保护电路分离的功能组件之间的通信不能通过仅仅在覆盖组件级层的层中延行的连接路径完成，而是实际上一个或更多条通信路径可经由组件级层自身内部的ESD保护电路建立。通信信道可以多种方式提供。然而，在一个实施例中，第一及第二功能组件位于至少一行，并且每一通信信道通过至少一个布线轨(routingtrack)提供，该至少一个布线轨沿着所述至少一个行延行并穿过ESD保护电路。因此，在这样的实施例中，ESD保护电路的设计为一个或更多个布线轨直接穿过ESD保护电路而不连接至ESD保护电路的任何组件，从而提供介于提供于ESD保护电路的任一侧的功能组件之间的通信路径。组件级层可以多种方式形成。然而本文档来自技高网...

【技术保护点】
一种集成电路，所述集成电路包含：功能电路系统，所述功能电路系统包含被设置为执行该集成电路所需的处理功能的功能组件；及接口电路系统，所述接口电路系统被设置为提供介于所述功能电路系统与所述集成电路的外部组件之间的接口；所述集成电路由多个层形成，所述多个层包含组件级层、电力网层及中间层，所述组件级层内构造由标准单元形成的任何所述功能组件，所述电力网层提供用于所述功能组件的功率分布基础结构，所述中间层介于所述电力网层及所述组件级层之间提供所述功能组件之间的互连；所述功能电路系统还包含至少一个静电放电（ESD）保护电路，所述ESD保护电路被构造为仅位于所述组件级层内，以为相关联的一个或更多功能组件提供ESD保护。

【技术特征摘要】
2011.12.19 US 13/329,6611.一种集成电路，所述集成电路包含：功能电路系统，所述功能电路系统包含被设置为执行该集成电路所需的处理功能的功能组件；及接口电路系统，所述接口电路系统被设置为提供介于所述功能电路系统与所述集成电路的外部组件之间的接口；所述集成电路由多个层形成，所述多个层包含组件级层、电力网层及中间层，所述组件级层内构造由标准单元形成的任何所述功能组件，所述电力网层提供用于所述功能组件的功率分布基础结构，所述中间层介于所述电力网层及所述组件级层之间提供所述功能组件之间的互连；所述功能电路系统还包含至少一个静电放电保护电路，所述静电放电保护电路被构造为仅位于所述组件级层内，以为相关联的一个或更多功能组件提供静电放电保护。2.如权利要求1所述的集成电路，其中，所述至少一个静电放电保护电路的每个被设置为提供至少一个穿过该静电放电保护电路但不被该静电放电保护电路利用的通信信道，每个通信信道提供由相应静电放电保护电路分离的第一功能组件与第二功能组件之间的通信路径。3.如权利要求2所述的集成电路，其中：所述第一功能组件及所述第二功能组件位于至少一行，并且每个通信信道通过沿所述至少一行延行并穿过相应静电放电保护电路的至少一个布线轨来提供。4.如权利要求1所述的集成电路，其中，所述组件级层被提供在基板上，并且包括第二金属层，该第二金属层形成所述组件级层中最远离所述基板的顶层。5.如权利要求1所述的集成电路，其中，所述功能组件被布置在多行中，每行具有由标准单元间距决定的行高度，并且所述至少一个静电放电保护电路的每个被构造为占据整数的所述行。6.如权利要求1所述的集成电路，其中，所述功能电路系统包含由多个所述功能组件形成的至少一个宏单元装置，所述宏单元装置延伸越过所述组件级层进入所述中间层以提供所述宏单元的功能组件之间所需的互连。7.如权利要求1所述的集成电路，其中，多个电力域被提供在所述集成电路内，并且所述至少一个静电放电保护电路被设置为向所述多个电力域中的特定电力域的相关联的一个或更多功能组件提供静电放电保护。8.如权利要求7所述的集成电路，其中，所述特定电力域没有连接至所述接口电路系统内提供的静电放电保护元件。9.如权利要求7所述的集成电路，其中，所述集成电路通过倒装芯片实施技术制成以使得该集成电路提供凸块连接点阵列，并且用于所述特定电力域的电力供应通过所述阵列中的一定数量的凸块连接点提供。10.如权利要求9所述的集成电路，其中，用于为所述特定电力域提供电力供应的一定...

【专利技术属性】
技术研发人员：法布里斯·布朗克，马赛友·保利，弗劳拉·波迪尔，
申请(专利权)人：ARM有限公司，
类型：发明
国别省市：