测试探测结构制造技术

一种用于晶圆级测试半导体IC封装的被测器件(DUT)的测试探测结构。该结构包括衬底、衬底通孔、形成在衬底的第一表面以接合探测卡的凸块阵列以及在衬底的第二表面上的至少一个探测单元。该探测单元包括形成在衬底的一个表面上的导电探测焊盘以及与该焊盘互连的至少一个微凸块。该焊盘通过通孔电连接到凸块阵列。一些实施例包括多个与焊盘相连接的微凸块，该焊盘被配置为与DUT上的微凸块匹配阵列相接合。在一些实施例中，DUT可以通过从探测卡通过凸块和微凸块阵列施加测试信号进行探测，而不直接探测DUT微凸块。

【技术实现步骤摘要】
测试探测结构
本专利技术大体上涉及半导体，更具体而言，涉及用于测试形成在半导体晶圆上的集成电路器件的探测结构。
技术介绍
现代半导体制造涉及多个步骤，包括光刻、材料沉积、蚀刻以在单个半导体硅晶圆上形成多个单独的半导体器件或集成电路芯片(管芯或晶片)。然而，由于在复杂的半导体制造过程中产生的各种差异和问题，一些形成在晶圆上的单独的芯片可能会有缺陷。在切割晶圆之前，即，将单独的集成电路芯片从半导体晶圆分离之前，通过对多个芯片通电一段预定的时间，同时对该多个芯片进行电气性能和可靠性测试(即，晶圆级老化测试)。这些测试通常包括LVS(版图与原理图)校对、IDDq测试等。从每个芯片或DUT(被测器件)生成的最终电信号被具有测试电路的自动测试设备(ATE)捕获和分析，以确定芯片是否有缺陷。为了便于晶圆级老化测试和同时从晶圆上的众多芯片捕获电气信号的进行，使用本领域常用的DUT板或探测卡。探测卡基本上是包含多个金属电探测器的印刷电路板(PCB)，该多个金属电探测器与相应的多个形成在半导体芯片的晶圆上的电接触件或终端相匹配。每个芯片或管芯本身具有多个接触件或终端，每个接触件或终端都必须被访问测试。因本文档来自技高网...

【技术保护点】
一种用于管芯测试的半导体探测结构，包括：衬底，所述衬底具有第一表面和第二表面；多个衬底通孔，所述多个衬底通孔在所述第一表面和所述第二表面之间延伸；多个凸块，所述多个凸块形成在所述衬底的所述第一表面上，用于接合测试探头针或尖端；多个探测单元，所述多个探测单元设置在所述衬底的所述第二表面上，所述探测单元包括与至少一个所述通孔导电连接的探测焊盘、围绕所述焊盘并且与所述焊盘可操作地相关联的至少一个微凸块、以及将所述微凸块电连接至所述焊盘的至少一个互连件。

【技术特征摘要】
2011.12.07 US 13/313,2281.一种用于管芯测试的半导体探测结构，包括：衬底，所述衬底具有第一表面和第二表面；多个衬底通孔，所述多个衬底通孔在所述第一表面和所述第二表面之间延伸；多个凸块，所述多个凸块形成在所述衬底的所述第一表面上，用于接合测试尖端；多个探测单元，所述多个探测单元设置在所述衬底的所述第二表面上，所述探测单元包括探测焊盘、围绕所述探测焊盘并且与所述探测焊盘可操作地相关联的至少一个微凸块、以及将所述微凸块电连接至所述探测焊盘的至少一个互连件；其中，每个所述探测焊盘导电连接至至少两个衬底通孔。2.根据权利要求1所述的用于管芯测试的半导体探测结构，其中，进一步包括围绕所述探测焊盘并且与所述探测焊盘可操作地相关联的所述至少一个微凸块的第二微凸块、以及将所述第二微凸块电连接至所述探测焊盘的第二互连件。3.根据权利要求2所述的用于管芯测试的半导体探测结构，其中，所述探测单元还包括第一微凸块，所述第一微凸块和所述第二微凸块设置在所述探测焊盘的相对侧上。4.根据权利要求1所述的用于管芯测试的半导体探测结构，其中，所述两个衬底通孔导电连接至所述衬底的所述第一表面上的单个凸块，以在所述凸块和所述探测焊盘之间提供多余的导电路径。5.根据权利要求1所述的探测结构，其中，所述多个探测单元的至少一个第一探测单元通过探测单元互连件导电连接至所述多个探测单元的另一个第二探测单元。6.根据权利要求5所述的探测结构，其中，所述探测单元互连件具有与所述第一探测单元相关联的微凸块连接的一个端部、以及与所述第二探测单元相关联的微凸块连接的第二端部。7.根据权利要求1所述的用于管芯测试的半导体探测结构，其中，所述探测单元包括一组微凸块，所述一组微凸块包括与所述探测焊盘相关联并且围绕所述探测焊盘的多个微凸块，其中，所述至少一个微凸块包括所述一组微凸块。8.根据权利要求7所述的用于管芯测试的半导体探测结构，其中，所述一组微凸块包括导电连接至所述探测焊盘的至少一个微凸块，从而限定出激活微凸块和与所述探测焊盘导电隔离的至少一个额外微凸块，并限定出失效微凸块。9.根据权利要求7所述的用于管芯测试的半导体探测结构，其中，所述一组微凸...

【专利技术属性】
技术研发人员：王敏哲，陈卿芳，桑迪库马戈埃尔，袁忠盛，叶朝阳，刘钦洲，李云汉，林鸿志，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：