一种基于智能体的VHDL网络编译器的设计方法技术

一种基于智能体的VHDL网络编译器的设计方法：研究VHDL编译嚣和智能体的基础上，提出了一种基于智能体的VHDL网络编译器的设计.并运用Iava语言进行了具体开发。着重阐述了其同网络功能的具体实现。对基于智能体的VBDL网络编译器进行了总结和展望。

【技术实现步骤摘要】

本专利技术涉及一种基于智能体的VHDL网络编译器的设计方法。是一种集硬件及网络功能的一种编译方法。
技术介绍
计算机技术的发展和硬件描述语言HDL(Hardware Description Language)的出现，打破了数字系统设计历来严格区分系统硬件设计和系统软件设计的界限，被称为硬件设计领域的一次变革。VHDL(VHSIC Hardware Description Language)语言以其设计技术齐全、方法灵活、支持广泛；系统硬件描述能力强；可以与工艺无关煽程；语言标准、规范.易于共享和复用等优点，逐渐成为一种公认的硬件描述语言。飞速发展的网络技术使得VHDL的网络编译越来越受到计算机开发人员和硬件设计人员的重视。为此提出了一种基于智能体的VHDL用络编译器的解决方法。
技术实现思路
基于上述情况，特此专利技术一种基于智能体的VHDL网络编译器的设计方法；编译器的结构采用前端，后端(front-end, back-end)式结构。整个编译器包五个部分:应用层，前端.后端、数据库和输入输出模块。完整的VHDL编译器的前端包括5个Agent:自顶向下的分析 Agent (Parse本文档来自技高网...

【技术保护点】
一种基于智能体的VHDL网络编译器的设计方法：该方法是通过VHDL编译器与AGENT相组合应用。

【技术特征摘要】

【专利技术属性】
技术研发人员：杨际荣，
申请(专利权)人：镇江华扬信息科技有限公司，
类型：发明
国别省市：