一种实现8051扩展指令的电路制造技术

本发明专利技术公开了一种实现8051扩展指令的电路，将待操作字节和地址分别读入A累加器和DPTR寄存器；三个译码电路U5~U7译码检测到A5代码后，U5准备好使能A累加器，U6准备好使能DPTR，U7发出使能信号使得计数器开始计数X。当X=0时A累加器的数据载入程序存储器的数据线，X=1时DPTR寄存器的地址载入程序存储器的地址线，并输入加法器等待更新；X=2时加法器对地址更新同时存储到DPTR寄存器中；X=3时向程序存储器输出写使能信号。使用本发明专利技术能够实现对可擦写程序存储区的更新，使得基于标准8051CPU的SOC系统开发更加灵活。

【技术实现步骤摘要】

本专利技术涉及8051设计，尤其涉及一种实现8051扩展指令的电路。
技术介绍
传统8051CPU采用ROM做程序存储区，因其不能擦写，所以没有更新程序的需求。目前，已经出现了采用如FLASH等可擦写技术实现的8051程序存储区，如果能够更新FLASH中的程序，将会使得基于标准8051CPU的SOC系统开发更加灵活。但是传统8051的编译指令中是没有这个功能的。
技术实现思路
有鉴于此，本专利技术提供了一种实现8051扩展指令的电路，能够实现对可擦写程序存储区的更新，使得基于标准8051CPU的SOC系统开发更加灵活。为了解决上述技术问题，本专利技术是这样实现的:一种实现8051扩展指令的电路，该电路设置在8051CPU中，用于将CPU的A累加器中的数据放到DPTR寄存器指向的程序存储器中；该电路包括:数据读取电路U1、指令读取电路U2、二选一电路U3、计数器U4、译码电路U5 U7、比较电路U8 U11、A累加器、DPTR寄存器、加法器U15、写地址使能电路U15 ；数据读取电路Ul的输入端连接CPU的其他电路，输出端连接A累加器的输入端，用于将待操作字节读入A累加器的输入端；A累加本文档来自技高网...

【技术保护点】
一种实现8051扩展指令的电路，该电路设置在8051CPU中，用于将CPU的A累加器中的数据放到DPTR寄存器指向的程序存储器中；其特征在于，该电路包括：数据读取电路U1、指令读取电路U2、二选一电路U3、计数器U4、译码电路U5~U7、比较电路U8~U11、A累加器、DPTR寄存器、加法器U15、写地址使能电路U15；数据读取电路U1的输入端连接CPU的其他电路，输出端连接A累加器的输入端，用于将待操作字节读入A累加器的输入端；A累加器的输出端连接程序存储器的数据线；指令读取电路U2的输入端连接CPU内部的指令存储器，输出端连接译码电路U5、U6和U7的指令输入端，用于将指令读入三个译码电路...

【技术特征摘要】
1.一种实现8051扩展指令的电路，该电路设置在8051CPU中，用于将CPU的A累加器中的数据放到DPTR寄存器指向的程序存储器中；其特征在于，该电路包括:数据读取电路Ul、指令读取电路U2、二选一电路U3、计数器U4、译码电路U5 U7、比较电路U8 Ul 1、A累加器、DPTR寄存器、加法器U15、写地址使能电路U15 ； 数据读取电路Ul的输入端连接CPU的其他电路，输出端连接A累加器的输入端，用于将待操作字节读入A累加器的输入端；A累加器的输出端连接程序存储器的数据线； 指令读取电路U2的输入端连接CPU内部的指令存储器，输出端连接译码电路U5、U6和U7的指令输入端，用于将指令读入三个译码电路； 二选一电路U3的第一输入端连接CPU内部的地址管理模块，从中获取DPTR的值，第二输入端连接加法器U14的输出端，输出端连接DPTR寄存器U13的输入端，DPTR寄存器U13的输出端连接程序存储器的写地址线，同时连接加法器U14的输入端；二选一电路U3具有选通端，在选通端置I时，二选一电路U3输出第二输入端的数据,在选通端置O...

【专利技术属性】
技术研发人员：吴歌，
申请(专利权)人：中国电子科技集团公司第十五研究所，
类型：发明
国别省市：