基于反熔丝FPGA的时间数字转换器及其温度漂移修正方法技术

本发明专利技术公开了基于反熔丝FPGA的高精度时间数字转换器以及其温度漂移的修正算法。基于反熔丝FPGA的时间数字转换器分为两个部分：一是用计数法进行粗时间测量，另一部分是用FPGA内部的进位级联连线实现时间内插，即用内插法实现细时间测量。在测量完成后，根据FPGA的工作环境温度结合温度漂移修正算法对细时间的测量结果进行修正，以求在大的温度变化范围内都保证时间数字转换器的测量精度。本发明专利技术的关键技术是使用在主时钟下工作的高速计数器实现粗计数测量，利用进位连线对时钟周期实现时间内插来测量细时间，标定时间数字转换器的最小测量单元(LSB)得到其随温度的变化函数关系，再根据该函数关系以及时间数字转换器的积分非线性对细时间测量结果进行修正。

【技术实现步骤摘要】

本专利技术涉及高精度时间测量领域，尤其涉及一种基于反熔丝FPGA的时间数字转换器及其温度漂移修正方法。
技术介绍
随着近年来航空航天的快速发展，高精度时间测量在航天领域、空间研究领域等辐射较强的场合中得到了广泛的应用，例如空间高能粒子谱仪和等离子体谱仪的飞行时间测量系统、卫星高度计、空间测距仪、空间遥测、量子通讯领域中的时间定标等等。在这些特殊的应用场合，高精度时间测量器件必须有较强的抗辐照性能，而且对于不同的应用，对时间测量的精度、死时间、时间测量动态范围等参数都有着不同的要求。在上述的应用领域，一款设计灵活、成本较低、应用范围广且具有较强抗辐照特性的高精度时间数字转换器具有重大的应用价值。时间测量的方法有很多，例如计数法、内插法、游标卡尺法、时间放大法、时间模拟转换+模拟数字转换等等。计数法最为简单，但是精度很难做到很高；时间放大法和时间模拟转换+模拟数字转换法电路复杂且死时间大，调试维护工作量大，高功耗且不易提高集成度，可应用的领域不多；内插法和游标卡尺法是目前使用较多的两种时间测量方法。游标卡尺法目前主要分两大实现手段:利用高精度时钟的周期差实现游标卡尺，以及利用两种固定延时单元的之间的延时差实现游标卡尺。前者消耗资源少，测量精度略低，后者消耗较多资源但是可以做到很高精度，这两种方法共同的缺点就是死时间较长。内插法与游标卡尺法相比，其在保证较高测量精度的同时有较低的死时间是一大亮点。中国专利CN1719353A提出在SRAM型FPGA中利用进位链实现高精度时间数字转换，该方法基本原理:利用内插法进行细时间测量，之后对锁存数据进行译码，另外由正向和反向系统时钟下两个高速同步计数器进行粗时间测量，最后将细时间测量单元和粗时间测量单元所测得的数字信息存入数据缓存单元，等待外部器件的读取。该专利提出的方法利用进位链实现时间内插，可以达到很高的时间测量精度。但是SRAM型FPGA如果在辐射较强的场合中使用，一旦被高能带电粒子击中，由于SRAM自身结构的原因很大概率会出现单粒子效应，这会导致最终得出错误的测量结果甚至烧毁芯片。同时该方法应用于温度变化范围较大的环境中时，测量精度会变差，该专利其并没有提出解决这一问题的方案。为高精度时间测量研发的专用ASIC芯片在一些空间环境或者辐射较高的领域已经得到过应用，其利用锁相环(PLL)抑或延时锁定环(DLL)技术来提高测量精度，可以做到几ns到IOOps左右的时间分辨。专用的ASIC芯片若要应用于航天、空间研究领域，需要花费大量的研发经费，还要需要经过大量的辐照测试来验证其抗辐照性能，研发周期很长。同时作为时间测量专用ASIC芯片，其功能固定，在实际使用时只能根据它的功能做相应设计，且其往往只适用于某些特定的研究任务，因此灵活性较差，并不适用于某些特定场合。
技术实现思路
本专利技术的目的在于利用抗辐射性能强的Actel反熔丝FPGA提供一种成本较低、设计灵活性较强的、可应用于航空航天、空间实验等辐照较强的环境中的高精度时间数字转换器。本专利技术在提供高精度时间测量功能的同时，具有较强的设计灵活性，且自身的死时间低，动态范围大，另外引入温度漂移修正算法即可将本专利技术应用于温度变化剧烈的环境中。为此，本专利技术公开了一种基于反熔丝FPGA的时间数字转换器，其包括:粗时间测量单元、细时间测量单元、译码单元和数据缓存单元,上述各个单元在单片反熔丝FPGA上实现；其中所述粗时间测量单元用于测量粗精度时间数据，并输出至所述数据缓存单元进行存储；所述细时间测量单元用于测量高精度时间数据，所述译码单元用于将所测量的高精度时间数据译码后输出至所述数据缓存单元进行存储。本专利技术还公开了一种对上述基于反熔丝FPGA的时间数字转换器所测量的时间进行温度漂移修正的方法，其包括:从所述数据缓存单元读取译码后的高精度时间数据；对所述译码后的高精度时间数据进行温度漂移修正:tffl= (M1+INL(M1))*LSB`其中^表示修正后的高精度细时间，Ml为所述译码后的高精度时间数据，INL(Ml)表示高精度时间数据为Ml时的积分非线性，其根据已标定温度的积分非线性查找表INL获得，LSB表示当前工作温度最小测量单元的大小。本专利技术技术在Actel的反熔丝FPGA中实现可为辐射环境较强的基础研究和各种应用研究领域，尤其是空间探测领域提供一种使用灵活、成本较低、死时间低、高精度的时间测量方案，同时针对TDC码宽的温度漂移的修正方案，可使本专利技术应用于工作环境温度变化剧烈的研究领域的同时保证高测量精度。附图说明图1是本专利技术中单通道时间数字转换(TDC)的原理功能框图；图2是本专利技术中读出使能信号产生以及单计数器测量粗时间的时序图；图3是本专利技术中进位级联连线实现细时间测量的原理框图。具体实施例方式为使本专利技术的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本专利技术进一步详细说明。本专利技术在反熔丝FPGA内实现粗时间和细时间的测量的原理结构框架如图1所示，其中包括细时间测量单元、译码单元、粗时间测量单元以及数据缓冲单元，这些都在一片反熔丝FPGA中实现。其中细时间测量单元利用反熔丝FPGA中的进位级联延时线对主时钟周期进行时间内插，该进位级联延时线由多级延时单元级联而成，本专利技术的一个优选实施例中选用一位加法器实现所述延时单元，其每一级的固定时间延时非常小，一级进位级联延时线的延时约为74ps，如此则可实现很高精度的时间测量。此处74ps即为时间数字转换器的最小测量单元(LSB)。在进位级联延时线的输入端接收到待测Hit信号后，细时间测量单元进行细时间测量，其输出数据为位数很宽的数据(宽度等同于使用的进位连线的级数)，译码单元的作用就是将细时间测量单元的输出数据进行译码，压缩其宽度，本部分的译码采用流水线技术进行顺序译码处理。粗时间测单元量则由工作在主时钟下的单个计数器即可实现，用于粗精度的时间数字转换。数据缓存单元则是由先入先出缓存单元FIFO构成，用于暂时存储时间测量数据，以等待外部器件根据缓存单元的读出时序来读出数据，数据读出后FIFO内相应的存储空间就释放出来用于存储后来的Hit信号的测量数据。若单片FPGA内集成了多通道的时间数字转换器，则每个通道的编号标志ID会随着测量数据一起存储到缓存单元内，这样在处理数据时可识别出各通道的数据。作为现场可编程器件，Actel反熔丝FPGA可利用VHDL或者VerilogHDL等硬件编程语言来自主设计逻辑。在逻辑设计完成后可利用Actel公司的LibeiO IDE集成软件根据逻辑代码生成配置文件，将配置文件下载到相应的反熔丝FPGA后，FPGA自动实现底层布局布线。本专利技术在反熔丝FPGA内实现时间数字转换的具体工作流程为:外部提供固定频率的时钟以及整个时间数字转换的工作使能信号，外部时钟经FPGA内部锁相环倍频后作为系统主时钟。待测的Hit信号输入细时间测量单元，在进位级联延时线上传输，之后由进位级联延时线的采样电路对其进行采样。采样电路为紧邻着进位级联延时线布局的D触发器，在主时钟上升沿到来时，D触发器对进位级联延时线的输出状态进行采样，得到细时间测量数据。采集到有效数据的同时，对应的Hit信号也会产生一个主时钟周期宽度的读出使能信号。该读出使能信号用本文档来自技高网...

【技术保护点】
一种基于反熔丝FPGA的时间数字转换器，其包括：粗时间测量单元、细时间测量单元、译码单元和数据缓存单元，上述各个单元在单片反熔丝FPGA上实现；其中所述粗时间测量单元用于测量粗精度时间数据，并输出至所述数据缓存单元进行存储；所述细时间测量单元用于测量高精度时间数据，所述译码单元用于将所测量的高精度时间数据译码后输出至所述数据缓存单元进行存储。

【技术特征摘要】
1.一种基于反熔丝FPGA的时间数字转换器，其包括:粗时间测量单元、细时间测量单元、译码单元和数据缓存单元，上述各个单元在单片反熔丝FPGA上实现；其中所述粗时间测量单元用于测量粗精度时间数据，并输出至所述数据缓存单元进行存储；所述细时间测量单元用于测量高精度时间数据，所述译码单元用于将所测量的高精度时间数据译码后输出至所述数据缓存单元进行存储。2.按权利要求1所述的基于反熔丝FPGA的时间数字转换器，其特征在于，所述粗时间测量单元包括工作在主时钟周期下的单个计数器和计数锁存单元，所述计数器在每个主时钟周期的上升沿将粗时间计数加I ;所述锁存单元在被测信号到来时，锁存所述计数器中的计数值，以作为所述粗精度时间数据。3.按权利要求1所述的基于反熔丝FPGA的时间数字转换器，其特征在于，所述细时间测量单元包括级联延时线；所述级联延时线由多级延时单元构成，第一级延时单元的输入为被测信号，其它延时单兀的输入为前一级延时单兀的输出；每一级延时单兀对应一个D触发器，在主时钟上升沿到来时，每一级延时单元的输出被与其对应的D触发器反向锁存。4.按权利要求3所述的基于反熔丝FPGA的时间数字转换器，其特征在于，所述延时单元为I位加法器，其进位输入端接收被测信号，其进位输出作为下一级I位加法器的进位输入，其输出被与其对应的D触发器反向锁存。5.按权利要求4所述的基于反熔丝FPGA的时间数字转换器，其特征在于，所述第一级加法器对应的D触发器锁存第一级加法器的进位输出后，在下一个主时钟上升沿，其锁存信号被另一 D触发器反向锁存，所述锁存信号和所述反向锁存信号经与门产生读出使能信号，所述读出使能信号输出至粗时间测量单元和译码单元，所述粗时间测量单元在接收到所述读出使能信号后输出粗精度时间数据至所述数据缓存单元；所述译码单元接收到所述读出使能信号后从D触发器读出所述高精度时间数据，并将其进行译...

【专利技术属性】
技术研发人员：刘树彬，秦熙，封常青，安琪，
申请(专利权)人：中国科学技术大学，
类型：发明
国别省市：