一种基于超五类线的LVDS高速数据传输方法技术

本发明专利技术公开了一种基于超五类线的LVDS高速数据传输方法。本发明专利技术如下：发射机端，首先使用模数转换器芯片实现模拟信号数字化，再将所得数字信号通过FPGA进行格式封装，然后将封装好的数据发送至并串转换芯片，再然后使用预加重芯片对LVDS信号的驱动能力进行增强，最后通过超五类线将高速LVDS信号发送至接收机端；接收机端，首先利用均衡器芯片对接收到的高速LVDS信号进行均衡，再将均衡后的信号发送至串并转换芯片，同时实现同步时钟的恢复，该同步时钟可帮助FPGA完成数据采集和解析过程，最后将解析后的数据输入数模转换器实现信号模拟化。本发明专利技术具有低功耗、低成本、高性能等优势。

【技术实现步骤摘要】

本专利技术属于数据传输
，设计实现了一种基于超五类线的LVDS高速数据传输方法。
技术介绍
人类社会正在大步迈进信息化时代，为适应信息化的高速发展，人们对计算机网络和通信网络提出了更高的要求，不仅要求高速率，而且要求低成本、低功耗、低误码，这对传统数据传输技术提出了重大挑战。基于LVDS (Low Voltage Differential Signaling,低电压差分信号)技术的数据传输方法可以应对该挑战。LVDS是一种国际电平标准，可支持较高的数据传输速率，且功耗远低于其他同类技术，因此逐渐成为厂商普遍采用的差分接口标准。LVDS接口标准采用非常低的电压摆幅(约350mV)在两条平行等长的PCB走线上或一对平衡电缆上通过差分方式进行高速数据传输，可以实现几百Mbit/s甚至几个Gbit/s的传输速率。LVDS技术采用低电压和低电流驱动方式，具有低成本、低噪声、低功耗、低误码、低辐射等特点，可用于实现点对点或一点对多点的数据传输。在高速数据传输系统中，高速率信号处理过程对系统的核心处理器芯片(本专利技术中使用的是FPGA)的速度等级要求非常高，需要高性能的处理器芯片来完成功本文档来自技高网...

【技术保护点】
一种基于超五类线的LVDS高速数据传输方法，其特征在于包括如下步骤：步骤(1).发射机端通过模数转换器对两路模拟信号进行采样，设采样时钟频率为???????????????????????????????????????????????,AD采样所得两路数字信号的位宽均为，因此采样后得到的数据速率为；步骤(2).在FPGA中使用两个位宽为的寄存器来临时存储步骤(1)所得的两路并行数字信号；步骤(3).将步骤（2）中存储下来的bit数据进行封装和发送，且封装和发送同时进行，其中，封装过程采用自定义的数据格式，发送时钟是采样时钟经过DCM模块倍频后产生的4倍频时钟，即发送时钟频率为，每个发送时钟周...

【技术特征摘要】
1.一种基于超五类线的LVDS高速数据传输方法，其特征在于包括如下步骤: 步骤(I).发射机端通过模数转换器对两路模拟信号进行采样，设采样时钟频率为^ AD采样所得两路数字信号的位宽均为N，因此采样后得到的数据速率为F-*N ； 步骤(2).在FPGA中使用两个位宽为F的寄存器来临时存储步骤(I)所得的两路并行数字信号； 步骤(3).将步骤(2)中存储下来的bit数据进行封装和发送，且封装和发送同时进行，其中，封装过程采用自 定义的数据格式，发送时钟是采样时钟经过DCM模块倍频后产生的4倍频时钟，即发送时钟频率为4=Ψ ,每个发送时钟周期向外发送IObit数据，因此，此处数据速率为4:*F*10 ； 步骤(4).通过并串转换芯片MAX9205完成10路LVCMOS/LVTTL电平并行单端信号向一路LVDS电平串行差分信号转换的过程，即输出I路串行差分LVDS信号；在该转换过程中，并串转换芯片MAX9205会在串行化后的IObit数据前后分别加上比特“I”和比特“0”，因此，并串转换后的串行数据速率为； 步骤(5).利用预加重芯片CLC001增强步骤(4)中所得的串行差分LV...

【专利技术属性】
技术研发人员：章坚武，陈权，
申请(专利权)人：杭州电子科技大学，
类型：发明
国别省市：