【技术实现步骤摘要】
本专利技术是关于一种压控延迟电路的装置及方法，特别是关于一种。
技术介绍
压控延迟电路(Voltagecontrolled delay circuits ;VCDC)广泛地使用在各种应用，例如:环形振荡器(ring oscillator)和延迟锁相回路(delay lock loop)等。其中，令人关注的特殊应用是压控环形振荡器。压控环形振荡器具有架构在环形组态的多级的V⑶C及由输入到输出的电路延迟。其中，每一级的V⑶C接收来自前级的输入并且输出一输出给下一级，并且由控制电压控制由输入到输出的电路延迟。图1是3阶压控环形振荡器100的示意图。参照图1，3阶压控环形振荡器100包括三个V⑶C 110、120、130、输入、输出及由输入到输出的电路延迟。每个V⑶C架构在一差动电路拓墣，且具有第一输入端(正端)Vi+、第二输入端(负端)V1-、第一输出端(正端)V。+、第二输出端(负端)V。-和控制端TC。此输入定义为在第一输入端(正端)Vi+和第二输入端(负端)Vi_之间的压差。此输出定义为在第一输出端(正端)V。+和第二输出端(负端)ν之间的压差。由输入到输出的电...
【技术保护点】
一种压控延迟电路，包括：一第一电流源，用以依照一第一偏压输出一第一电流；一第二电流源，用以依照一控制电压输出一第二电流；一差动对，用以在一偏压电流的偏压下依照一差动输入信号输出一差动输出信号，其中该偏压电流包括该第一电流和该第二电流的结合；一信号输出端，用以输出该差动输出信号；一第一供电端，用以提供一第一供电电压；一负载电路，耦接在该第一供电端与该信号输出端之间；一电流镜，用以在一第二供电电压的供电下，依照该控制电压提供一第三电流和一第四电流；以及一对耦合电阻，用以将该第三电流耦接至该信号输出端的正端，和该第四电流耦接至该信号输出端的负端。
【技术特征摘要】
2011.10.26 US 13/281,5731.一种压控延迟电路，包括: 一第一电流源，用以依照一第一偏压输出一第一电流； 一第二电流源，用以依照一控制电压输出一第二电流； 一差动对，用以在一偏压电流的偏压下依照一差动输入信号输出一差动输出信号，其中该偏压电流包括该第一电流和该第二电流的结合； 一信号输出端，用以输出该差动输出信号； 一第一供电端，用以提供一第一供电电压； 一负载电路，耦接在该第一供电端与该信号输出端之间； 一电流镜，用以在一第二供电电压的供电下，依照该控制电压提供一第三电流和一第四电流；以及 一对耦合电阻，用以将该第三电流耦接至该信号输出端的正端，和该第四电流耦接至该信号输出端的负端。2.如权利要求1所述的压控延迟电路，其中该第二供电电压是高于该第一供电电压。3.如权利要求1所述的压控延迟电路，其中该对耦合电阻的阻值是实质上高于该负载电路的阻值。4.如权利要求1所述的压控延迟电路，其中该电流镜包括: 一第三电流源，用以依照该控制电压输出一第五电流； 一第一晶体管，架构在一串叠组态，用以根据该第五电流输出一第六电流； 一第二晶体管，架构在一二极管连接式组态，用以接收该第六电流并建立一映射控制电压； 一第三晶体管，用以依照该映射控制电压输出该第三电流；以及 一第四晶体管，用以依照该映射控制电压输出该第四电流。5.如权利要求4所述的压控延迟电路，其中该第三晶体管的漏极端是连接至该第四晶体管的漏极端。6.如权利要求1所述的压控延迟电路，其中该电流镜包括: 一第三电流源，用以依照该控制电压输出一第五电流； 一第一晶体管，架构在一串叠组态，用以根据该第五电流输出一第六电流； 一第二晶体管，架构在一二极管连接式组态，用以接收该第六电流并建立一映射控制电压；以及 一第三晶体管，用以依照该映射控制电压输出该第三电流及该第四电流。7.如权利要求1-6中的任一权利要求所述的压控延迟电路，其中该第三电流和该第四电流的总和是等于该第二电流的大小。8.如权利要求1所述的压控延迟电路，其中该负载电路包括一对上拉电阻，分别耦接至该信号输出端的该正端和该负端。9.一种压控延迟电路的共模补偿方法，包括: 依照一第一偏压产生一第一电 流； 依照一控制电压产生一第二电流； 响应一偏压电流而放大一差动输入信号以产生一差动输出信号，其中该偏压电流包括该第...
【专利技术属性】
技术研发人员：林嘉亮，
申请(专利权)人：瑞昱半导体股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。