用于去除LVDS信号的展频的系统及方法技术方案

本发明专利技术公开了一种用于去除LVDS信号的展频的系统，包括输入LVDS信号采集模块、第一锁相环、时钟检测模块、FIFO缓冲器、控制处理器、第二锁相环和输出LVDS信号合成模块，其中，所述控制处理器接收所述时钟检测模块发送的关于同步信号的有效数据信息以及关于时钟信号的频率及抖动范围的检测结果，以控制FIFO缓冲器传输数据和计算出所需还原的恢复时钟信号，并将带计算结果的控制信号发送给所述第二锁相环，使其对不带展频特征的本地时钟信号进行对应的频率调整而形成稳定的恢复时钟信号；最后通过该输出LVDS信号合成模块将数据信号、同步信号以及第二锁相环发送的恢复时钟信号合成不带展频的LVDS信号以输出。本发明专利技术还公开了一种去除LVDS信号的展频的方法。

【技术实现步骤摘要】

本专利技术涉及电子设备领域，尤其涉及一种用于去除LVDS信号的展频的系统及方法。
技术介绍
在电子设备领域中，本
的人员都了解，当一个电子系统在某单一频率下工作时，由于在这一频率的能量很高，因此就会产生在这一频率下的很强的电磁脉冲干扰(Electromagnetic Interference,简称EMI)。这种电磁干扰会对其他电子设备,或人体产生影响。目前对电子产品，尤其是对消费类电子设备，都有很严格的EMI量化规定，以减少EMI0目前对于减小EMI的基本方法是通过时钟或信号的展频(spreading spectrum)以减小特定频率的能量。例如，对于LVDS信号发送系统，将LVDS信号通过时钟或信号的展频后才发送。但是对于LVDS信号接收系统来说，由于时钟及整个数字信号的频率都被展宽，其电路必须经过有额外的很大开销才能满足系统要求，如更大的存储系统，更严格的时序要求等。而且对于有些系统在减小EMI的同时又要求信号抖动很小，这就要求在特定的系统中要对前端的展频信号进行去除展频或至少能够兼容展频后得信号、时钟。在现有解决方案中，主要是通过加大存储容量来实现对展频后的带宽变化的容忍的。这种方法只是解决了数据接收的完整性，并不能解决在一些系统中对时钟和信号的抖动有很高要求的问题，也就是说现有的方法不能从根本上去除LVDS信号的展频的特性。而且，由于现有技术没能够有效的去除LVDS信号的展频，市场上的信号采集卡对具有展频的LVDS信号无法进行正确的采集。
技术实现思路
本专利技术的多个方面提供一种用于去除LVDS信号的展频的系统和方法，能够去除LVDS信号的展频，从而使普通的DVI信号采集卡能够用于LVDS信号的采集和测试。本专利技术的一个方面提供了一种用于去除LVDS信号的展频的系统，包括输入LVDS信号采集模块，用于采集输入的带展频的LVDS信号，并将采集到的LVDS信号分离成时钟信号、同步信号以及数据信号；第一锁相环，用于接收并调频锁定所述LVDS信号采集模块分离出的时钟信号；时钟检测模块，用于接收所述LVDS信号采集模块分离出的同步信号以提取有效数据信息，并且用于检测被第一锁相环锁定后的时钟信号的频率及抖动范围；控制处理器，用于接收所述时钟检测模块发送的关于同步信号的有效数据信息以及关于时钟信号的频率及抖动范围的检测结果，并基于所述有效数据信息和时钟信号抖动范围控制FIFO缓冲器传输数据，以及基于所述时钟信号的频率和抖动范围并根据帧同步的原则计算出所需还原的恢复时钟信号，并将带计算结果的控制信号发送给所述第二锁相环；FIFO缓冲器，分别与所述LVDS信号采集模块和控制处理器连接，用于在所述控制处理器的控制下，传输所述LVDS信号采集模块分离出的数据信号；第二锁相环，用于接收并锁定由晶振生成的不带展频特征的本地时钟信号，并根据所述控制处理器发送的控制信号进行频率调整而形成稳定的恢复时钟信号；输出LVDS信号合成模块，用于将数据信号、同步信号以及第二锁相环发送的恢复时钟信号合成不带展频的LVDS信号以输出。本专利技术的一个方面提供了一种用于去除LVDS信号的展频的方法，包括采集输入的带展频的LVDS信号，并将采集到的LVDS信号分离成时钟信号、同步信号以及数据信号；对分离出的时钟信号进行调频锁定，并检测调频锁定后的时钟信号的频率及抖动范围；对分离出的同步信号进行检测，以提取所述同步信号中的有效数据信息；基于同步信号中的有效数据信息和时钟信号的抖动范围控制所述数据信号的传输，且基于检测的时钟信号的频率和抖动范围并根据帧同步的原则计算出所需还原的恢复时钟信号，得到带有计算结果的控制信号；根据所述控制信号将本地生成的不带展频特征的本地时钟信号进行频率调整，从而形成稳定的恢复时钟信号；将所述数据信号、同步信号以及形成的恢复时钟信号合成不带展频的LVDS信号以输出。本专利技术公开的用于去除LVDS信号的展频的系统和方法，能够有效去除LVDS信号的展频，使普通的DVI采集卡也能采集到图像，从而使普通的DVI信号采集卡能够用于LVDS信号的采集和测试。附图说明图1是本专利技术实施例中一种用于去除LVDS信号的展频的系统的结构示意图；图2是本专利技术实施例中另一种用于去除LVDS信号的展频的方法的流程示意图。具体实施例方式下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。本专利技术实施例还提供一种用于去除LVDS信号的展频的系统，能够有效去除LVDS信号的展频，使普通的DVI采集卡也能采集到图像，从而使普通的DVI信号采集卡能够用于LVDS信号的采集和测试。参见图1，是本专利技术实施例提供的一种用于去除LVDS信号的展频的系统；所述用于去除LVDS信号的展频的系统包括输入LVDS信号采集模块11、第一锁相环12、时钟检测模块13、控制处理器14、FIFO缓冲器15、第二锁相环16和输出LVDS信号合成模块17，其中输入LVDS信号采集模块11，用于采集输入的带展频的LVDS信号，并将采集到的LVDS信号分离成时钟信号DCLKl、同步信号以及数据信号。其中，该同步信号包括LVDS信号中的行同步信号HSync，场同步信号Vsync，及有效显示数据选通信号DE等。该时钟信号DCLKl为像素时钟信号，是传输数据信号和对数据信号进行读取的基准。其中，由于输入的LVDS信号是带展频的LVDS信号，其时钟信号DCLKl的频率是周期性变化的，即不稳定的。该数据信号为RGB数据信号。由于有效显示数据选通信号DE中包含有行、场定时信息，它有着类似行、场复合同步信号的作用；而行同步信号HS、场同步信号VS属于分离同步信号。因此同步信号使用方式可分为两种:(I)不使用HS、VS信号，仅使用DE信号(称为仅DE同步信号模式)；(2)同时使用HS、VS、DE信号作为同步信号(称为HS/VS/DE同步信号模式)。在本实施例中，在同步类型选择信号的控制下，可选择使用仅DE同步信号模式或者HS/VS/DE同步信号模式，即输入LVDS信号采集模块11采集的同步信号可以仅仅包括有效显示数据选通信号DE或同时包括HS、VS、DE信号三种信号。第一锁相环12，用于接收并调频锁定所述LVDS信号采集模块11分离出的时钟信号DCLKl ;该第一锁相环12将接收到的时钟信号DCLKl进行处理，并从其中提取某个时钟的相位信息，以使输出信号的频率与输入信号的频率严格同步，且输出信号与输入信号具有一定的相差。时钟检测模块13，用于接收所述LVDS信号采集模块11分离出的同步信号以提取有效数据信息，并且用于检测被锁定后的时钟信号DCLKl的频率及抖动范围。其中，时钟检测模块13将接收到的同步信号，提取出有效数据部分(即有效显示数据选通信号DE，也可根据采用的同步信号模式而提取行同步信号HS、场同步信号VS)以用于重建信号。而检测被锁定后的时钟信号DCLKl的频率及抖动范围目的是为了重新生产稳定的时钟信号，使重新生产稳定的时钟信号能和输入的LVDS信号中的数据信号相匹配，S卩，为了找到并计本文档来自技高网...

【技术保护点】
一种用于去除LVDS信号的展频的系统，包括：输入LVDS信号采集模块（11），用于采集输入的带展频的LVDS信号，并将采集到的LVDS信号分离成时钟信号、同步信号以及数据信号；第一锁相环（12），用于接收并调频锁定所述LVDS信号采集模块（11）分离出的时钟信号；时钟检测模块（13），用于接收所述LVDS信号采集模块（11）分离出的同步信号以提取有效数据信息，并且用于检测被第一锁相环（12）锁定后的时钟信号的频率及抖动范围；控制处理器(14)，用于接收所述时钟检测模块（13）发送的关于同步信号的有效数据信息以及关于时钟信号的频率及抖动范围的检测结果，并基于所述有效数据信息和时钟信号抖动范围控制FIFO缓冲器传输数据，以及基于所述时钟信号的频率和抖动范围并根据帧同步的原则计算出所需还原的恢复时钟信号，并将带计算结果的控制信号发送给所述第二锁相环（16）；FIFO缓冲器（15），分别与所述LVDS信号采集模块（11）和控制处理器（14）连接，用于在所述控制处理器（14）的控制下，传输所述LVDS信号采集模块（11）分离出的数据信号；第二锁相环（16），用于接收并锁定由晶振生成的不带展频特征的本地时钟信号，并根据所述控制处理器(15)发送的控制信号进行频率调整而形成稳定的恢复时钟信号；输出LVDS信号合成模块（17），用于将数据信号、同步信号以及第二锁相环（16）发送的恢复时钟信号合成不带展频的LVDS信号以输出。...

【技术特征摘要】
1.一种用于去除LVDS信号的展频的系统，包括: 输入LVDS信号采集模块(11)，用于采集输入的带展频的LVDS信号，并将采集到的LVDS信号分离成时钟信号、同步信号以及数据信号； 第一锁相环(12 )，用于接收并调频锁定所述LVDS信号采集模块(11)分离出的时钟信号; 时钟检测模块(13)，用于接收所述LVDS信号采集模块(11)分离出的同步信号以提取有效数据信息，并且用于检测被第一锁相环(12)锁定后的时钟信号的频率及抖动范围；控制处理器(14)，用于接收所述时钟检测模块(13)发送的关于同步信号的有效数据信息以及关于时钟信号的频率及抖动范围的检测结果，并基于所述有效数据信息和时钟信号抖动范围控制FIFO缓冲器传输数据，以及基于所述时钟信号的频率和抖动范围并根据帧同步的原则计算出所需还原的恢复时钟信号，并将带计算结果的控制信号发送给所述第二锁相环(16)； FIFO缓冲器(15)，分别与所述LVDS信号采集模块(11)和控制处理器(14)连接，用于在所述控制处理器(14)的控制下，传输所述LVDS信号采集模块(11)分离出的数据信...

【专利技术属性】
技术研发人员：邱永刚，
申请(专利权)人：广州视源电子科技股份有限公司，
类型：发明
国别省市：