本发明专利技术公开了一种支持UTOPIA?MASTER接口互连装置及方法，该装置包括以下模块：UTOPIA?SLAVE控制器、内存控制器、RAM；所述UTOPIA?SLAVE控制器连接UTOPIA?MASTER接口及内存控制器。UTOPIA?SLAVE控制器接收UTOPIA?MASTER发送的ATM信元，内存控制器控制ATM信元的读写，经过缓存后信元发送给另一端UTOPIA?MASTER，通过这种处理后，芯片能实现UTOPIA?MASTER的接口互连。
【技术实现步骤摘要】
本专利技术涉及通信网络领域，尤其涉及一种支持UTOPIA MASTER接口互连装置及方法。
技术介绍
ATM (Asynchronous Transfer Mode,异步传输模式)是一种包含传输、组网和交换等
技术实现思路
的高速通信技术。ATM通信以固定长度信元(Cell)作为复用与交换的基本单位，ATM信元长53字节，其中5字节用作信元头，48字节用作信息字段。在信元中的每个比特是以连续串流的方式在传输路径中传送，信元会对应到一个实际的传输路径。 UTOPIA (Universal Test & Operations PHY Interface for ATM, ATM 通用测试和操作物理接口)，是连接ATM层和物理层的接口，允许物理层以不同的速度在不同的媒质上进行数据传输。UTOPIA用于传递定长的ATM信元，可以连接多个设备，多个设备可以共用一套总线进行数据交换，在交互的过程中，作为主设备发起对于从设备的轮询(Polling)，进而完成数据的交互。UTOPIA的工作模式可分为Level I和Level 2两种。UTOPIALevel I的工作模式为 1MASTER-1SLAVE ;而 UTOPIA Level 2 的工作模式分为四种(I) 1MASTER-1SLAVE(2) IMASTER-MultiSLAVE(3)Multi MASTER-1 SLAVE(4)Multi MASTER-MultiSLAVE。现今在市面上提供UTOPIA Level 2接口的芯片大多仅支持I MASTER-Multi SLAVE。故现在就以UTOPIALevel 2(2) IMASTER-Multi SLAVE 为例来加以说明。请参见图1，是显示标准 UTOPIA Level 2 接口在 IMASTER-Multi SLAVE 之间，MASTER101的发送及接收信号。MASTER 101在发送(Tx)信号方面有TxClk，TxAddr，TxEnb，TxData, TxSOC 提供给 Multi SLAVE102 ；Multi SLAVE102 在发送信号方面则有 TxClav 至MASTERlOlo 其中，TxClk MASTER101 发送时钟使得 Multi SLAVE102 与其同步；TxAddr 5比特的地址，由MASTER101发送以对SLAVE102轮询或与TxEnb合并作用对SLAVE102作发送指定；TxEnb :MASTER101发送使能信号(Enable用以指示MASTER101信元发送的状态，并和TxAddr合并作用以作SLAVE102的发送指定；TxData MASTER101发送数据；TxS0C :信元起始比特的指示信号TxClav :SLAVE102用以回应MASTER101轮询的信号。MASTER101 在接收(Rx)信号方面有RxClk，RxAddr，RxEnb提供给Multi SLAVE102 ；Mufti SLAVE102 在接收信号方面则有 RxData，RxSOC, RxClav 至 MASTER101。RxClk MASTER101发送同步时钟使得Mufti SLAVE102与其同步；RxAddr :5比特的地址，由MASTER101送出以对SLAVE102轮询或与RxEnb合并作用对SLAVE102作接收指定；RxEnb MASTER101发送使能信号，用以指示MASTER101信元接收的状态，并和RxAddr合并作用对SLAVE作接收指定；RxData MASTER101接收数据；RxS0C :信元起始比特的指示信号；RxClav :SLAVE102用以回应MASTER101轮询的信号
技术实现思路
有鉴于标准的UTOPIA Level 2接口不支持IMASTER-MultiMASTER模式，本专利技术提供了一种支持UTOPIA MASTER接口互连装置，该装置包括UTOPIA SLAVE控制器210、内存控制器230、RAM240，其特征在于还包括信元接收模块211和信元发送模块212。UTOPIA SLAVE控制器210接收UTOPIA MASTER220发送的ATM信元，并将ATM信元发送到内存控制器230 ;内存控制器230对接收的ATM信元进行缓存并将信元发送到另一个UT0PIASLAVE控制器210，内存控制器230控制RAM240中的ATM信元读取与写入操作；UTOPIA SLAVE控制器210接收内存控制器230的ATM信元，并发送到UTOPIA MASTER220。UTOPIA SLAVE控制器210 :用于完成UTOPIA MASTER220与装置内部的内存控制器230的信号接口。UTOPIA SLAVE控制器210包括信元接收模块211和信元发送模块212。信元接收模块211，用于接收UTOPIA MASTER220发送的ATM信元。信元发送模块212，用于向UTOPIA MASTER220发送ATM信元。内存控制器230 :用于控制RAM240中的ATM信元读取与写入操作，完成对来自UTOPIA SLAVE控制器210的ATM信元进行缓存并将ATM信元发送到另一个UTOPIA SLAVE控制器210的操作。RAM240 :用于缓存ATM信元。本专利技术还提供了一种支持UTOPIA MASTER接口互连方法，包括以下步骤①装置复位后处 于空闲状态，当检测到TxAddr有效后，给出SLAVE发送地址匹配指示;②判断RAM是否满，不满则使能TxClav有效，回复MASTER220可以发送信元，并准备接收信元；③当TX ENB使能，TX SOC有效时，开始接收信元，并将信元存储到RAM240中；④当检测到RxAddr有效后，给出SLAVE接收地址匹配指示；⑤判断RAM240是否为空，不空则使能RxClav有效，回复MASTER220准备接收信元，将RAM240中的信元发送到另一端的UTOPIA MASTER。附图说明图1是标准UTOPIA Level 2接口发送/接收信号的示意图。图2为本专利技术支持UTOPIA MASTER接口互连装置的电原理逻辑方框图。图3为本专利技术支持UTOPIA MASTER接口互连的工作流程图。具体实施例方式下面结合附图对本专利技术实施例所述的技术方案作进一步的详细说明。参照图2，一种支持UTOPIA MASTER接口互连装置，通过UTOPIA接口连接两个UTOPIA MASTER220，完成二者之间互连功能。具体包括UTOPIA SLAVE控制器210 :用于完成UTOPIA MASTER220与装置内部的内存控制器230的信号接口。信元接收模块211，用于接收UTOPIA MASTER220发送的ATM信元。信元发送模块212，用于向UTOPIA MASTER220发送ATM信元。内存控制器230 :用于控制RAM240中的ATM信元读取与写入操作，完成对来自UTOPIA MASTER220的ATM信元进行缓存并将ATM信元发送到另一个UTOPIA MASTER220的操作。RAM240 :用于缓存ATM信元，将缓存区划分为多个区域，每区域可以存储I个ATM信元。UTOPIA SLAVE 控制器 210 的入端口 I 与 UT本文档来自技高网...
【技术保护点】
一种支持UTOPIA?MASTER接口互连装置，其特征在于：该装置包括有UTOPIA?SLAVE控制器(210)、内存控制器(230)、RAM(240)。其中UTOPIA?SLAVE控制器(210)的入端口1与UTOPIA?MASTER(220)的出端口2连接，UTOPIA?SLAVE控制器(210)接收UTOPIA?MASTER(220)发送的ATM信元；UTOPIASLAVE控制器(210)的出端口2与内存控制器(230)的入端口1连接，内存控制器(230)接收UTOPIA?SLAVE控制器(210)的ATM信元；UTOPIA?SLAVE控制器(210)的出端口4与UTOPIA?MASTER(220)的入端口1连接，用于向UTOPIA?MASTER(220)发送ATM信元；UTOPIA?SLAVE控制器(210)的入端口3与内存控制器(230)的出端口2连接，UTOPIA?SLAVE控制器(210)接收内存控制器(230)读出的RAM(240)中的信元；内存控制器(230)的端口3与RAM(240)连接，内存控制器(230)控制ATM信元的读写。
【技术特征摘要】
1.一种支持UTOPIA MASTER接口互连装置，其特征在于该装置包括有UTOPIA SLAVE控制器(210)、内存控制器(230)、RAM(240)。其中UTOPIA SLAVE控制器(210)的入端口 I 与 UTOPIA MASTER(220)的出端口 2 连接，UTOPIA SLAVE 控制器(210)接收 UTOPIAMASTER(220)发送的ATM信元；UTOPIASLAVE控制器(210)的出端口 2与内存控制器(230)的入端口 I连接，内存控制器(230)接收UTOPIA SLAVE控制器(210)的ATM信元；UTOPIASLAVE控制器(210)的出端口 4与UTOPIA MASTER (220)的入端口 I连接，用于向UTOPIAMASTER(220)发送ATM信元；UT0PIA SLAVE控制器(210)的入端口 3与内存控制器(230)的出端口 2连接，UTOPIA SLAVE控制器(210)接收内存控制器(230)读出的RAM(240)中的信元；内存控制器(230)的端口 3与RAM (240)连接，内存控制器(230)控制ATM信元的读写。2.根据权利要求1所述的支持UTOPIAMASTER接口互连装置，其特征在于UT0PIASLAVE控制器(210)包括信元接收模块(211)和信元发送模块(212)，其中信元接收模块(211)的...
【专利技术属性】
技术研发人员：王立莹，李鑫，曹琨，周三友，孙士勇，刘素桃，李吉良，王景忠，周玉娟，康宾，
申请(专利权)人：中国电子科技集团公司第五十四研究所，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。